开云优惠体育网页版入口

专利名称：一种自愈式高可靠采集装置

专利类型：实用新型专利

专利申请号：CN202210089369.9

专利申请（专利权）人：国家电网有限公司,国网上海市电力公司,北京四方继保工程技术有限公司,中国电力科学研究院有限公司
权利人地址：北京市西城区西长安街86号

专利发明（设计）人：刘宇,王志华,王富亮,周泽昕,董志平,杨卉卉,窦仁辉,徐刚,李仲青,肖远清,周徳生,文静

专利摘要：本公开涉及一种采集执行装置。该装置包括：至少一个电流互感器组和至少两个控制模块，每一电流互感器组包括一个和电流互感器、三个相电流互感器；和电流互感器对输电线路中三相输入线的和电流进行检测得到和电流信号；相电流互感器对三相输入线中的一个相的输入线进行电流检测得到相电流信号；控制模块根据电流互感器组得到和电流信号和三个相电流信号确定满足上报条件，则将至少一个相电流作为对应电流互感器组的上报数据发送至对应的保护装置。控制模块采用CPLD分区实现双AD采集控制，采用MCU三核冗余计算，采用FPGA对SV数据多选一输出。可以有效地避免电力设备非计划停运，且能够可自愈式高可靠性的对数据采集进行控制。

主权利要求：
1.一种采集执行装置，其特征在于，所述装置包括：至少一个电流互感器组和至少两个控制模块，每一电流互感器组包括一个和电流互感器、三个相电流互感器；
所述和电流互感器，用于对输电线路中三相输入线的和电流进行检测，得到和电流信号；
每个相电流互感器，用于对三相输入线中的一个相的输入线进行电流检测，得到所检测的输入线的相电流信号；
每个所述控制模块，用于根据每一电流互感器组得到的所述和电流信号和三个相电流信号确定满足上报条件的情况下，将至少一个输入线的相电流作为对应电流互感器组的上报数据发送至对应的保护装置，每个所述控制模块所对应的保护装置不同；
其中，每个所述控制模块包括：
第一模拟数字转换器，用于对每个电流互感器组对应的所述和电流信号、每个所述相电流信号进行转换，得到对应于电流互感器组的第一和电流和每个输入线的第一相电流，并将所述第一和电流和三个所述第一相电流发送至CPLD的第一区；
第二模拟数字转换器，用于对每个电流互感器组对应的所述和电流信号、每个所述相电流信号进行转换，得到对应于电流互感器组第二和电流和每个输入线的第二相电流，并将所述第二和电流和三个所述第二相电流发送至所述CPLD的第二区；
所述CPLD的第一区，用于根据计算出的每个电流互感器组对应的所述第一和电流和每个所述第一相电流的CRC校验码生成第一电流数据，并将每个电流互感器组对应的所述第一电流数据发送至MCU的每个核；
所述CPLD的第二区，用于根据计算出的每个电流互感器组对应的所述第二和电流和每个所述第二相电流的CRC校验码生成第二电流数据，并将每个电流互感器组对应的所述第二电流数据发送至MCU的每个核；
所述MCU包括3个核，所述MCU的每个核用于对每个电流互感器组对应的所述第一电流数据和所述第二电流数据进行校验，在校验成功后将每个电流互感器组对应的每个所述第一相电流和/或所述第二相电流转换为对应的一次电流量，并将根据所述一次电流量生成的对应于电流互感器组的第一SV报文发送至FPGA；
所述FPGA，用于按照预设报文选择规则从三个核发送的第一SV报文中选择出对应于电流互感器组的待发送SV报文，并在中断上升沿处将所述待发送SV报文发送至对应的保护装置，所述上报数据包括所述待发送SV报文；
其中，每个所述核，还用于确定出生成的所述第一SV报文的CRC校验码值，并将所述第一SV报文的CRC校验码值发送至FPGA；
其中，按照预设报文选择规则从三个核发送的第一SV报文中选择出对应于电流互感器组的待发送SV报文，包括以下任意一项：在三个所述核发送的第一SV报文对应的CRC校验码值一致时，将三个所述核中一个核的第一SV报文确定为所述待发送SV报文；
在三个所述核发送的第一SV报文对应的CRC校验码值中有两个一致时，将CRC校验码值一致的两个所述核中一个所述核的第一SV报文确定为所述待发送SV报文；
在三个所述核发送的第一SV报文对应的CRC校验码值完全不一致且至少两个所述核的第一SV报文中每个电流数据的误差均小于预设误差时，将小于预设误差的至少两个所述核中一个核的第一SV报文确定为所述待发送SV报文。
2.根据权利要求1所述的装置，其特征在于，所述至少两个控制模块包括第一控制模块和第二控制模块，所述第一控制模块对应的保护装置为线路保护装置，所述第二控制模块对应的保护装置为元件保护装置。
3.根据权利要求1所述的装置，其特征在于，所述MCU的每个核，还用于执行以下操作中的至少一项：在确定所述电流互感器组对应的三个所述第一相电流的和与所述第一和电流的差值的绝对值大于第一阈值且三个所述第一相电流中有一个第一相电流小于第二阈值、剩余两个第一相电流大于第三阈值，则确定小于所述第二阈值的第一相电流异常，并将所述电流互感器组对应的异常的第一相电流的电流值修改为所述第一和电流与每个大于所述第三阈值的第一相电流的差值；
在确定所述电流互感器组对应的三个所述第一相电流的和与所述第一和电流的差值的绝对值大于第一阈值且三个所述第一相电流中有至少两个第一相电流小于第二阈值，则确定所述电流互感器组对应的小于所述第二阈值的第一相电流异常，并发出异常告警，其中，第三阈值大于第二阈值且小于第一阈值。
4.根据权利要求3所述的装置，其特征在于，所述第一阈值为第一可选值和第二可选值中的最大值，所述第一可选值包括所述输入线的额定电流的12％，所述第二可选值包括施加信号的12％；
所述第二阈值包括所述额定电流的1％；
所述第三阈值包括所述额定电流的10％。
5.根据权利要求1所述的装置，其特征在于，所述CPLD包括EEPROM工艺的CPLD和Flash工艺的CPLD中的任意一种。
6.根据权利要求1所述的装置，其特征在于，
所述FPGA，还用于在确定三个所述核发送的第一SV报文对应的CRC校验码值中有两个一致时，将不一致的所述核确定为异：，并控制所述异：私兄仄簦换蛘咴谌范ㄈ鏊龊朔⑺偷牡谝籗V报文对应的CRC校验码值完全不一致且至少两个所述核的第一SV报文中每个电流数据的误差均小于预设误差时，将所述第一SV报文中存在电流数据的误差大于或等于预设误差的核确定为异：，并控制所述异：私兄仄。
7.根据权利要求1所述的装置，其特征在于，
所述CPLD的第一区，还用于在完成所述第一电流数据的发送后，置位对应的第一标志位；
所述CPLD的第二区，还用于在完成所述第二电流数据的发送后，置位对应的第二标志位；
所述MCU的每个核，还用于：
在确定读取所述第一电流数据时所读取到的标志位为所述第一标志位、读取所述第二电流数据时所读取到的标志位为所述第二标志位时，确定进行所述第一SV报文的发送；或者在确定读取所述第一电流数据时所读取到的标志位不为所述第一标志位和/或、读取所述第二电流数据时所读取到的标志位不为所述第二标志位时，闭锁标志位异常的电流数据对应的第一SV报文的发送。 说明书 : 一种自愈式高可靠采集装置技术领域[0001] 本公开涉及继电保护技术领域，尤其涉及一种采集执行装置。背景技术[0002] 采集执行装置作为遵循IEC61850标准的数字化变电站间隔层、站控层设备的电压和电流的来源，通过IEC61850?9?2的报文发送给保护装置，保护装置获得采集执行装置发送过来实时数据，判别系统是否发生了故障，是否要输出跳闸命令。采集执行装置输出的电压和电流实时值的正确性非常重要，一旦误输出不正常的值，会引起保护误动作，严重时会造成全变电站失压。例如，采集执行装置不正常，导致采集执行装置退出运行，会导致该采集执行装置的所有保护装置的保护被迫退出。按电力系统的运行规程，一旦保护装置退出，其被保护的设备(变压器或线路)需要停运，导致电力设备的非计划停运，从而产生非常大的经济损失，同时也不允许采集执行装置重启，现在的采集执行装置重启需要10秒左右的时间才能发出报文，电力设备在10秒内失去了保护功能，一旦在此期间出现故障将造成更大范围的停电。如何避免电力设备非计划停运的可自愈式高可靠采集控制是亟待解决的技术问题。发明内容[0003] 有鉴于此，本公开提出了一种采集执行装置。[0004] 根据本公开的一方面，提供了一种采集执行装置，所述装置包括：至少一个电流互感器组和至少两个控制模块，每一电流互感器组包括一个和电流互感器、三个相电流互感器；[0005] 所述和电流互感器，用于对输电线路中三相输入线的和电流进行检测，得到和电流信号；[0006] 每个相电流互感器，用于对三相输入线中的一个相的输入线进行电流检测，得到所检测的输入线的相电流信号；[0007] 每个所述控制模块，用于根据每一电流互感器组得到所述和电流信号和三个相电流信号确定满足上报条件的情况下，将至少一个输入线的相电流作为对应电流互感器组的上报数据发送至对应的保护装置，每个所述控制模块所对应的保护装置不同。[0008] 在一种可能的实现方式中，所述至少两个控制模块包括第一控制模块和第二控制模块，所述第一控制模块对应的保护装置为线路保护装置，所述第二控制模块对应的保护装置为元件保护装置。[0009] 在一种可能的实现方式中，每个所述控制模块包括：[0010] 第一模拟数字转换器，用于对每个电流互感器组对应的所述和电流信号、每个所述相电流信号进行转换，得到对应于电流互感器组的第一和电流和每个输入线的第一相电流，并将所述第一和电流和三个所述第一相电流发送至CPLD的第一区；[0011] 第二模拟数字转换器，用于对每个电流互感器组对应的所述和电流信号、每个所述相电流信号进行转换，得到对应于电流互感器组第二和电流和每个输入线的第二相电流，并将所述第二和电流和三个所述第二相电流发送至所述CPLD的第二区；[0012] 所述CPLD的第一区，用于根据计算出的每个电流互感器组对应的所述第一和电流和每个所述第一相电流的CRC校验码生成第一电流数据，并将每个电流互感器组对应的所述第一电流数据发送至MCU的每个核；[0013] 所述CPLD的第二区，用于根据计算出的每个电流互感器组对应的所述第二和电流和每个所述第二相电流的CRC校验码生成第二电流数据，并将每个电流互感器组对应的所述第二电流数据发送至MCU的每个核；[0014] 所述MCU包括3个核，所述MCU的每个核用于对每个电流互感器组对应的所述第一电流数据和所述第二电流数据进行校验，在校验成功后将每个电流互感器组对应的每个所述第一相电流和/或所述第二相电流转换为对应的一次电流量，并将根据所述一次电流量生成的对应于电流互感器组第一SV报文发送至FPGA；[0015] 所述FPGA，用于按照预设报文选择规则从三个核发送的第一SV报文中选择出对应于电流互感器组的待发送SV报文，并在中断上升沿处将所述待发送SV报文发送至对应的保护装置，所述上报数据包括所述待发送SV报文。[0016] 在一种可能的实现方式中，所述MCU的每个核，还用于执行以下操作中的至少一项：[0017] 在确定所述电流互感器组对应的三个所述第一相电流的和与所述第一和电流的差值的绝对值大于第一阈值且三个所述第一相电流中有一个第一相电流小于第二阈值、剩余两个第一相电流大于第三阈值，则确定小于所述第二阈值的第一相电流异常，并将所述电流互感器组对应的异常的第一相电流的电流值修改为所述第一和电流与每个大于所述第三阈值的第一相电流的差值；[0018] 在确定所述电流互感器组对应的三个所述第一相电流的和与所述第一和电流的差值的绝对值大于第一阈值且三个所述第一相电流中有至少两个第一相电流小于第二阈值，则确定所述电流互感器组中小于所述第二阈值的第一相电流异常，并发出异常告警，[0019] 其中，第三阈值大于第二阈值且小于第一阈值。[0020] 在一种可能的实现方式中，所述第一阈值为第一可选值和第二可选值中的最大值，所述第一可选值包括所述输入线的额定电流的12％，所述第二可选值包括施加信号的12％；[0021] 所述第二阈值包括所述额定电流的1％；[0022] 所述第三阈值包括所述额定电流的10％。[0023] 在一种可能的实现方式中，所述CPLD包括EEPROM工艺的CPLD和Flash工艺的CPLD中的任意一种。[0024] 在一种可能的实现方式中，每个所述核，还用于确定出生成的所述第一SV报文的CRC校验码值，并将所述第一SV报文的CRC校验码值发送至FPGA；[0025] 其中，按照预设报文选择规则从三个核发送的第一SV报文中选择出对应于电流互感器组的待发送SV报文，包括以下任意一项：[0026] 在三个所述核发送的第一SV报文对应的CRC校验码值一致时，将三个所述核中一个核的第一SV报文确定为所述待发送SV报文；[0027] 在三个所述核发送的第一SV报文对应的CRC校验码值中有两个一致时，将CRC校验码值一致的两个所述核中一个所述核的第一SV报文确定为所述待发送SV报文；[0028] 在三个所述核发送的第一SV报文对应的CRC校验码值完全不一致且至少两个所述核的第一SV报文中每个电流数据的误差均小于预设误差时，将小于预设误差的至少两个所述核中一个核的第一SV报文确定为所述待发送SV报文。[0029] 在一种可能的实现方式中，[0030] 所述FPGA，还用于在确定三个所述核发送的第一SV报文对应的CRC校验码值中有两个一致时，将不一致的所述核确定为异：，并控制所述异：私兄仄簦换蛘遊0031] 在确定三个所述核发送的第一SV报文对应的CRC校验码值完全不一致且至少两个所述核的第一SV报文中每个电流数据的误差均小于预设误差时，将所述第一SV报文中存在电流数据的误差大于或等于预设误差的核确定为异：，并控制所述异：私兄仄。[0032] 在一种可能的实现方式中，[0033] 所述CPLD的第一区，还用于在完成所述第一电流数据的发送后，置位对应的第一标志位；[0034] 所述CPLD的第二区，还用于在完成所述第二电流数据的发送后，置位对应的第二标志位；[0035] 所述MCU的每个核，还用于：[0036] 在确定读取所述第一电流数据时所读取到的标志位为所述第一标志位、读取所述第二电流数据时所读取到的标志位为所述第二标志位时，确定进行所述第一SV报文的发送；或者[0037] 在确定读取所述第一电流数据时所读取到的标志位不为所述第一标志位和/或、读取所述第二电流数据时所读取到的标志位不为所述第二标志位时，闭锁标志位异常的电流数据对应的第一SV报文的发送。[0038] 本公开实施例所提供的采集执行装置，控制模块采用CPLD分区实现双AD采集控制，采用MCU三核冗余计算，采用FPGA对SV数据多选一输出。可以有效地避免电力设备非计划停运，且能够可自愈式高可靠性的对数据采集进行控制。[0039] 根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。附图说明[0040] 包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。[0041] 图1示出相关技术中采集执行装置的示意图.[0042] 图2示出本公开实施例提供的一种采集执行装置的示意图。[0043] 图3示出本公开实施例提供的一种采集执行装置的示意图。[0044] 图4示出本公开实施例提供的一种MCU的示意图。具体实施方式[0045] 以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。[0046] 在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。[0047] 另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。[0048] 图1示出相关技术中采集执行装置的示意图，如图1所示，相关技术中的采集执行装置存在以下问题：[0049] 采集执行装置所采集的电流(也即A相电流的瞬时采样值Ia、B相电流的瞬时采样值Ib、C相电流的瞬时采样值Ic)均来自同一组电流互感器(Currenttransformer，CT)，一旦这一组CT出现异常，将会导致整个采集执行装置的采样异常。[0050] 由于采集执行装置内部，CT插件为独立的交流插件，ADC(模拟数字转换器，analogtodigitalconverter)、FPGA(现场可编程逻辑门阵列，FieldProgrammableGateArray)、MCU(微控制单元，MicrocontrollerUnit)分布在独立的MCU插件，他们之间通过接插件、背板进行联系，CT到采样ADC管脚之间出现异常，如接插件没有插到位或中间元器件虚焊，均导致ADC采集不到CT采集到的电流信号，MCU的获得采样数据异常。[0051] 采集执行装置每一路CT均采用双AD采样(也即如图1中通过ADC1和ADC2进行采样)，但双AD均由同一个FPGA控制，读取数据，由于FPGA的程序是在RAM中运行，一旦FPGA受到内存翻转导致FPGA程序失效，有可能导致异常数据被打入ADC数据帧中，MCU获得的采样数据异常。其中，内存翻转：包括内存翻转和内存漏电。内存翻转是宇宙中单个高能粒子射入半导体器件灵敏区，使器件逻辑状态翻转的现象。内存漏电是由于某晶体管反复执行相同操作，电荷泄露到相邻的位置造成相邻位置状态翻转。[0052] MCU从FPGA获得的ADC数据正常，但由于MCU的软件在RAM中运行，一旦MCU受到内存翻转导致MCU程序失效，同样导致MCU最后输出的SV报文数据帧异常。SV报文为符合《IEC61850?92Specificcommunicationservicemapping(SCSM)?SampledvalueoverISO/IEC8802?3》规范的采样数据报文。[0053] 即使MCU生成数据帧正常，发送至保护装置的SV报文是通过FPGA发送，FPGA的程序RAM中运行，一旦FPGA的发送程序受到内存翻转导致FPGA程序失效，同样导致以太网输出的SV报文异常。[0054] 由于采集执行装置通过一个MCU插件实现，一旦MCU插件硬件异常导致SV报文不发送，相关的所有保护均收不到SV报文数据。而由于现在大多数变电站均为无人值守，发现采集执行装置异常到完成采集执行装置的维护需要几小时或更长时间，导致电力设备长时间处于无保护状态，一旦此时发生故障会出现越级跳闸，导致更大规模的停电。[0055] 上述问题均导致所有不同保护功能的保护装置从以太网收到的SV报文数据异常，导致所有保护装置动作行为均异常。相关技术中还没有提供能够同时解决上述技术问题的采集执行装置。[0056] 为解决上述问题本公开提供了采集执行装置。图2示出本公开实施例提供的一种采集执行装置的示意图。如图2所示，该装置包括：至少一个电流互感器组2(为简明图中仅示意性画出1个电流互感器组2)和至少两个控制模块1。每个电路互感器组包括一个和电流互感器CT1、三个相电流互感器CT2。[0057] 所述和电流互感器CT1，用于对输电线路中三相输入线(也即A相、B相、C相)的和电流进行检测，得到和电流信号。[0058] 每个相电流互感器CT2，用于对三相输入线中的一个相的输入线进行电流检测，得到所检测的输入线的相电流信号，也即得到的A相输入线的相电流信号为A相电流的瞬时采样值Ia、B相输入线的相电流信号为B相电流的瞬时采样值Ib、C相输入线的相电流信号为C相电流的瞬时采样值Ic。[0059] 如图1所示，和电流互感器CT1用于在三相输入线输入到相电流互感器CT2之前进行和电流检测，以保证所检测到的和电流信号是最开始输入到采集执行装置的输电线位置的信号。而由于在不发生异常的情况下，三个第一相电流和第一和电流之间、三个第二相电流进而第二和电流之间存在I∑＝Ia+Ib+Ic(其中，I∑表示和电流(也即第一和电流或第二和电流))的关系。因此，通过和电流互感器的设置实现了ADC前端的异常检测，提高了采集执行装置的可靠性和稳定性。[0060] 每个所述控制模块1，用于根据每一电流互感器组2得到的所述和电流信号和每个输入线的相电流信号，在确定满足上报条件的情况下，将至少一个输入线的相电流作为对应电流互感器组的上报数据(也即下文所述的待发送SV报文)发送至对应的保护装置，每个所述控制模块1所对应的保护装置不同。上报条件包括：一电流互感器组2得到的三个相电流信号中至多一个异常、可以根据预设报文选择规则确定出待发送SV报文。[0061] 可以理解的是，控制模块、电流互感器组的数量可以根据实际需要进行设置，为说明本公开实施例中采集执行装置的工作原理及过程，以下以“采集执行装置”的控制模块包括第一控制模块10和第二控制模块20、电流互感器组为一个为例，对采集执行装置进行描述。图3示出本公开实施例提供的一种采集执行装置的示意图。[0062] 在一种可能的实现方式中，如图3所示，所述第一控制模块10对应的所述保护装置为线路保护装置31，所述第二控制模块20对应的保护装置为元件保护装置32。其中，若保护装置的数量大于2，则第一控制模块10对应的保护装置还可以包括其他保护装置。以保证各保护装置均可以接收到电流数据。[0063] 在一种可能的实现方式中，如图3所示，每个所述控制模块(也即第一控制模块10和第二控制模块20)可以包括：第一模拟数字转换器ADC1、第二模拟数字转换器ADC2、复杂可编程逻辑器件CPLD(CPLD划分独立的不同区实现不同AD逻辑控制)、MCU和FPGA。这样，通过设置两个ADC可以放置由于ADC本身异常所导致的采集执行装置异常。[0064] 第一模拟数字转换器ADC1，用于对每个电流互感器组对应的所述和电流信号、每个所述相电流信号进行转换，得到对应于电流互感器组的第一和电流和每个输入线的第一相电流，并将所述第一和电流和三个所述第一相电流发送至复杂可编程逻辑器件CPLD的第一区(如图3所示的1区)。[0065] 第二模拟数字转换器ADC2，用于对每个电流互感器组对应的所述和电流信号、每个所述相电流信号进行转换，得到对应于电流互感器组的第二和电流和每个输入线的第二相电流，并将所述第二和电流和三个所述第二相电流发送至杂可编程逻辑器件CPLD的第二区(如图3所示的2区)。[0066] CPLD的第一区(1区)，用于根据计算出的每个电流互感器组对应的所述第一和电流和每个所述第一相电流的CRC校验码生成第一电流数据，并将每个电流互感器组对应的所述第一电流数据发送至MCU的每个核。[0067] CPLD第二区(2区)，用于根据计算出的每个电流互感器组对应的所述第二和电流和每个所述第二相电流的CRC校验码生成第二电流数据，并将每个电流互感器组对应的所述第二电流数据发送至MCU的每个核。[0068] 在一种可能的实现方式中，所述CPLD可以包括EEPROM工艺的CPLD和Flash工艺的CPLD中的任意一种。由于EEPROM工艺的CPLD和Flash工艺的CPLD的内部单元间距大，不易产生内存翻转，上电后运行可靠，可以进一步保证采集执行装置的可靠、稳定运行。[0069] 所述MCU包括3个核(也即核1、核2、核3)，所述MCU的每个核用于对每个电流互感器组对应的所述第一电流数据和所述第二电流数据进行校验，在校验成功后将每个电流互感器组对应的每个所述第一相电流和/或所述第二相电流转换为对应的一次电流量，并将根据所述一次电流量生成的对应于电流互感器组的第一SV报文发送至FPGA。[0070] 在一种可能的实现方式中，所述MCU的每个核，还用于执行以下操作中的至少一项：[0071] 在确定所述电流互感器组对应的三个所述第一相电流的和与所述第一和电流的差值的绝对值大于第一阈值且三个所述第一相电流中有一个第一相电流小于第二阈值、剩余两个第一相电流大于第三阈值，则确定小于所述第二阈值的第一相电流异常，并将所述电流互感器组对应的异常的第一相电流的电流值修改为所述第一和电流与每个大于所述第三阈值的第一相电流的差值。这样，在仅有一个相电流异常的情况下，采集执行装置可以借助和电流和其他正常的两个相电流计算出异常的相电流的具体值，实现异常电流的自愈，保证采集执行装置的正常工作。[0072] 在确定所述电流互感器组对应的三个所述第一相电流的和与所述第一和电流的差值的绝对值大于第一阈值且三个所述第一相电流中有至少两个第一相电流小于第二阈值，则确定所述电流互感器组对应的小于所述第二阈值的第一相电流异常，并发出异常告警。[0073] 在一种可能的实现方式中，所述第一阈值为第一可选值和第二可选值中的最大值，所述第一可选值包括所述输入线的额定电流的指定百分比，所述第二可选值包括施加信号的指定百分比。其中，指定百分比可以为12％。其中12％的确定过程可以为：由于保护电流的精度要求为1％额定电流，所以4个采集电流合在一起考虑为4％额定电流；考虑到±偏差再扩到2倍，2*4％＝8％；最大值和有效值之间相差1.414倍，8％*1.414＝11.3取整为12％。可以理解的是，若保护电流的精度y发生变化则相应的百分比Q也会发生变化，其中，Q可以为大于(y×4×1.414)的最小整数。[0074] 在一种可能的实现方式中，所述第二阈值包括所述额定电流的1％。所述第三阈值包括所述额定电流的10％。[0075] 举例来说，以第一控制模块10的核1为例，若核1确定出|I∑?(Ia+Ib+Ic)|>max(12％额定电流，12％的施加信号)、至少有一个相电流小于第二阈值且剩余相电流大于第三阈值，则可以确定三个相电流Ia、Ib、Ic至少有一个是异常的。其中，小于第二阈值的相电流为异常电流。若异常电流为一个，则可以通过I∑?I正常1+I正常2即可以确定出异常的相电流电流值。若异常电流为两个或三个，则可以发出异常告警。其中，异常告警可以通过GOOSE告警点及告警灯进行告警提示，本公开对此不作限制。[0076] 在该实现方式中，图4示出本公开实施例提供的一种MCU的示意图。如图4所示，MCU可以采用具有至少三个核且核之间可以独立运行的芯片，核之间可以通过共享内存进行交互，每个核配置有单独使用的独占内存。例如，MCU可以为具有4个核ARMCortex?A7架构芯片，单核运行速度高达1.2GHz，在AMP模式下各自独立运行，相互之间可以通过共享内存交互。[0077] 在本实施例中，所述FPGA，用于按照预设报文选择规则从三个核发送的第一SV报文中选择出对应于电流互感器组的待发送SV报文，并在中断上升沿处将所述待发送SV报文发送至对应的保护装置。预设报文选择规则可以为三选二原则。在一种可能的实现方式中，每个所述核，还用于确定出生成的所述第一SV报文的CRC校验码值，并将所述第一SV报文的CRC校验码值发送至FPGA。其中，按照预设报文选择规则从三个核发送的第一SV报文中选择出对应于电流互感器组的待发送SV报文，可以包括以下任意一项：[0078] 在三个所述核发送的第一SV报文对应的CRC校验码值一致时，将三个所述核中一个核的第一SV报文确定为所述待发送SV报文；[0079] 在三个所述核发送的第一SV报文对应的CRC校验码值中有两个一致时，将CRC校验码值一致的两个所述核中一个所述核的第一SV报文确定为所述待发送SV报文；[0080] 在三个所述核发送的第一SV报文对应的CRC校验码值完全不一致且至少两个所述核的第一SV报文中每个电流数据的误差均小于预设误差时，将小于预设误差的至少两个所述核中一个核的第一SV报文确定为所述待发送SV报文。[0081] 这样，通过三选二原则的设置，可以剔除错误的SV报文，即使有1个核程序失效还可以发送正确的SV报文，不至于短时内失去保护。同时一旦发现有程序失效的核，立即可以重启，恢复正常运行，在重启期间SV报文也可以正常发送。保证了采集执行装置的稳定、可靠运行。[0082] 通过本公开所提供的采集执行装置，将元件保护CT和线路保护的CT分别接入采集执行装置的交流插件，转化为0～5V的小信号，分别给线路保护装置对应的第一控制模块和元件保护装置对应的第二控制模块，这2个控制模块进行处理后，经过光纤以太网分别发送给线路保护装置和元件保护装置，这样线路保护和元件保护从CT信号来源、信号转换、信号处理和发送完全独立，中间任意一个环节出问题(包括硬件问题和软件失效等)，不会导致所有保护动作行为异常，只能引起部分保护动作行为异常。由于控制模块出异常为小概率事件，不考虑2个小概率事件同时发生的事件，由于2个控制模块从硬件和软件上相互独立，不会出现2个控制模块都不发送SV报文，这样就避免了所有保护均收不到SV报文，被保护设备失去了所有保护的可能性。即使线路保护失效，元件保护装置仍在，保护间后备仍然在。[0083] 在一种可能的实现方式中，所述FPGA，还用于在确定三个所述核发送的第一SV报文对应的CRC校验码值中有两个一致时，将不一致的所述核确定为异：，并控制所述异：私兄仄簦换蛘咴谌范ㄈ鏊龊朔⑺偷牡谝籗V报文对应的CRC校验码值完全不一致且至少两个所述核的第一SV报文中每个电流数据的误差均小于预设误差时，将所述第一SV报文中存在电流数据的误差大于或等于预设误差的核确定为异：，并控制所述异：私兄仄。[0084] 在一种可能的实现方式中，CPLD的第一区(1区)，还用于在完成所述第一电流数据的发送后，置位对应的第一标志位；CPLD的第二区(2区)，还用于在完成所述第二电流数据的发送后，置位对应的第二标志位；所述MCU的每个核，还用于：在确定读取所述第一电流数据时所读取到的标志位为所述第一标志位、读取所述第二电流数据时所读取到的标志位为所述第二标志位时，确定进行所述第一SV报文的发送；或者在确定读取所述第一电流数据时所读取到的标志位不为所述第一标志位和/或、读取所述第二电流数据时所读取到的标志位不为所述第二标志位时，闭锁标志位异常的电流数据对应的第一SV报文的发送。[0085] 需要说明的是，尽管以上述实施例作为示例介绍了采集执行装置如上，但本领域技术人员能够理解，本公开应不限于此。事实上，用户完全可根据个人喜好和/或实际应用场景灵活设定各部件，只要符合本公开的技术方案即可。[0086] 以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

专利地区：北京

专利申请日期：2022-01-25

专利公开日期：2024-11-29

专利公告号：CN114414880B