开云优惠体育网页版入口

专利名称：一种应用于DSP与FPGA的宇航抗辐射二次电源系统

专利类型：发明专利

专利申请号：CN202210221706.5

专利申请（专利权）人：上：教斓缱油ㄑ渡璞秆芯克
权利人地址：上海市闵行区中春路1777号

专利发明（设计）人：汪洋,杨凌云,陈乾,伍伟,陆彬

专利摘要：本发明公开了一种应用于DSP与FPGA的宇航抗辐射二次电源系统，包括：DSP核心电压供电系统及FPGA核心电压供电系统，一次母线输入与DC?DC隔离变压器和滤波器转换成二次电源，并通过二次电源分别输入DSP核心电压供电系统和FPGA核心电压供电系统。这样，采用宇航高质量等级的元器件，所发明的应用于DSP6678与K7系列FPGA二次电源系统有效抵抗空间高能带电粒子的轰击，增强二次电源系统的总剂量累计效应的免疫能力，从而提高宇航设备的可靠性与稳定性。本发明集中于同一块供电芯片，在不影响DSP6678与K7系列FPGA系统开机时序的情况下，采用每一个核心电压使用单独一块供电芯片的多芯片供电方式，避免由于其中一块供电芯片发生异常而导致系统的其他核心模块也同时失去作用的弊端。

主权利要求：
1.一种应用于DSP与FPGA的宇航抗辐射二次电源系统，其特征在于，包括：DSP核心电压供电系统及FPGA核心电压供电系统，一次母线输入与DC?DC隔离变压器和相对应的滤波器转换成二次电源，并通过二次电源分别输入DSP核心电压供电系统和FPGA核心电压供电系统；所述DSP核心电压供电系统包括CVDD电源、CVDD1电源、DVDD15电源、DVDD18电源、第一供电模块，用于提供CVDD电源设定的二次电源；第二供电模块，用于提供CVDD1电源设定的二次电源；第三供电模块，用于提供DVDD15电源设定的二次电源；第四供电模块，用于提供DVDD18电源设定的二次电源；所述FPGA核心电压供电系统包括VCCINT电源、VCCBRAM电源、VCCAUX电源、VCCAUX_IO电源、VCCO电源、第五供电模块，用于提供VCCINT电源设定的二次电源；第六供电模块，用于提供VCCBRAM电源设定的二次电源；第七供电模块，用于提供VCCAUX电源设定的二次电源；第八供电模块，用于提供VCCAUX_IO电源设定的二次电源；第九供电模块，用于提供VCCO电源设定的二次电源；
采用IBA中间总线架构和POL负载点电源的供电模式，所述第一供电模块、第二供电模块、第五供电模块均采用HNFA0516SS芯片；所述第三供电模块、第四供电模块第六供电模块、第七供电模块、第八供电模块、第九供电模块均采用RSS0508HRH芯片；
所述DSP核心电压供电系统中，通过将第一供电模块的SS引脚与第一电容连接并接地；
将第二供电模块的SS引脚与第二电容连接并接地；将第四供电模块的PWRGD引脚引出PWRGD2信号，连接至第三供电模块的EN引脚端，并将第三供电模块的EN引脚经第一电阻上拉至第三供电模块的VIN引脚，同时将第三供电模块的EN引脚经第二电阻接地；
所述FPGA核心电压供电系统中，通过将第五供电模块的SS引脚与第三电容连接并接地；将第八供电模块的PWRGD引脚引出EN2信号，连接至第七供电模块、第六供电模块、第九供电模块的EN引脚端，并将第九供电模块的EN引脚经第三电阻上拉至第九供电模块的VIN引脚，同时将第九供电模块的EN引脚经第四电阻接地；
实施时步骤如下：
步骤1：确定DSP6678与K7系列FPGA的供电需求，以及FPGA的GTX接口匹配电压和外置DDR基准源的需求，满足系统所有供电电路和所选芯片全部做I类降额设置，保证在极端的供电情况下系统仍然拥有持续输出的裕量；
步骤2：准备满足步骤1需求的宇航标准的高质量等级的RSS0508HRH、HNFA0516SS、RSW1101HRH和RSW3301HRH芯片，系统组成电路元器件同样都选择为宇航高质量等级元器件；
步骤3：将一次母线的电压经过DC?DC隔离变压以及对应的滤波器设备转换成+5V的通用电源；
步骤4：将步骤3中产生的+5V电源，通过RSS0508HRH和HNFA0516SS产生DSP6678与K7系列FPGA所需要的各类电压；
步骤5：根据DSP6678与K7系列FPGA的上电时序要求，通过调整芯片的连接方式，来分别配置符合DSP6678与K7系列FPGA的上电时序；
步骤6：根据配置需求，使用目标片RSW1101HRH配置满足不同电压需求的GTX接口的电源；
步骤7：根据配置需求，使用目标片RSW3301HRH设计分别满足DSP6678与K7系列FPGA外置DDR的电源电压；
步骤8：对二次电源系统进行双备份冗余处理，更进一步确保供电系统能够抵抗其他异常的极端情况，提高二次电源系统的可靠性。
2.如权利要求1所述的应用于DSP与FPGA的宇航抗辐射二次电源系统，其特征在于，所述DSP核心电压供电系统的上电时序应为CVDD电源＞CVDD1电源＞DVDD18电源＞DVDD15电源。
3.如权利要求1所述的应用于DSP与FPGA的宇航抗辐射二次电源系统，其特征在于，所述FPGA核心电压供电系统的上电时序应为VCCINT电源≥VCCBRAM电源＞VCCAUX电源≥VCCAUX_IO电源≥VCCO电源。
4.如权利要求1所述的应用于DSP与FPGA的宇航抗辐射二次电源系统，其特征在于，还包括FPGA的GTX内核的供电电路，将第七供电模块产生的电压经过第一电压转换器转换为设定的二次电压供GTX内核；将第七供电模块产生的电压经过第二电压转换器转换为设定的二次电压供GTX内核；将第六供电模块产生的电压经过第三电压转换器转换为设定的二次电压供GTX内核。
5.如权利要求4所述的应用于DSP与FPGA的宇航抗辐射二次电源系统，其特征在于，第一电压转换器、第二电压转换器和第三电压转换器均采用RSW1101HRH芯片。
6.如权利要求1所述的应用于DSP与FPGA的宇航抗辐射二次电源系统，其特征在于，还包括DSP和FPGA的DDR的供电电路，DSP的DDR供电由第三供电模块经过第一DDR终端稳压器转换为设定的二次电压供DSP的DDR内核，FPGA的DDR供电由第七供电模块产生的电压经过第二DDR终端稳压器转换为二次电压供FPGA的DDR内核。
7.如权利要求6所述的应用于DSP与FPGA的宇航抗辐射二次电源系统，其特征在于，所述第一DDR终端稳压器和第二DDR终端稳压器均采用RSW3301HRH芯片。 说明书 : 一种应用于DSP与FPGA的宇航抗辐射二次电源系统技术领域[0001] 本发明涉及空间通信设备技术领域，尤其涉及一种应用于DSP与FPGA的宇航抗辐射二次电源系统。背景技术[0002] 在宇航领域，为了保障宇航电源系统的可靠性与稳定性，通常会选择使用能够抵抗单粒子效应和总剂量效应的宇航用高质量等级的芯片，以使得在单机设备的二次电源系统发生单粒子或总剂量效应的时候，能够避免出现整机电源故障的现象，以提高航天电源系统的可靠性。同时，随着宇航事业的不断发展，航天器所面临的功能越来越多、技术越来越复杂，传统的单核处理器甚至多核处理器都不能满足日益增长的航天需求。于是，拥有超高计算能力的八核处理器DSP6678和拥有多核异构功能的K7系列FPGA慢慢进入航天设计师的视野，于是如何完美发挥好DSP6678和K7系列FPGA的各项性能，如何在宇航环境中提供稳定可靠的二次电源，是摆在航天系统设计师面前的一个难题。[0003] 随着我国航天技术的不断发展和完善，宇航星载电源发生了显著的变化。在当前星载电源系统、测控通信系统、高端通信系统等复杂的电路板上，航天设计师们日益需要为各种DSP、FPGA、ASIC及微处理器提供更多电压。此外，随着CPU等超大规模集成电路的集成度不断提高，它所要求的工作电压日趋下降，而需要的供电电流日趋上升，同时要求电源具有更高的动态性能。因此，具有低输出电压、大电流和高速瞬态响应能力的POL变换器在宇航的多种领域的应用便应运而生。随着开关电源技术的发展，以及人们对成本、体积、效率等因素越来越多的重视。在航天电源系统中，分布式电源架构(DPA:DistributePowerArchitecture)逐渐暴露出功率损耗大、负载调节性能差等的缺点，而中间总线架构(IBA：IntermediateBusArchitecture)加负载点电源(POL)的模式因为输出电压低、输出电流大以及适应频繁的负载变化率等的特点越来越受到航天设计师们的欢迎。但是，如何使用好POL，使其能稳定输出特定的电压和电流而不影响整个设计环路的其他功能，是摆在航天设计师面前的重大问题。[0004] 目前应用DSP6678与K7系列FPGA设备的二次电源解决方案，主要有：施庆展、冯起、罗慧、袁乃昌，“基于FPGA的TMS320C6678DSP的电源和时钟设计”，电子设计工程，2015年第05期，绍了介绍了基于FPGA的TMS320C6678DSP的电源和时钟设计，给出了各模块的功能框图，论述了各模块的实现方法。设计并实现了一套硬件系统，通过对所设计硬件平台的测试，结果表明，该设计达到了预期的效果，从而可以将该设计推广到其它应用平台上去。但是其提供的方案仅仅只能在地面上使用，对于宇航抗辐照的DSP和FPGA系统，则完全不能使用，容易被单粒子或总剂量效应损坏。[0005] 西北工业大学专利申请号CN201310180335.1，名称“低功耗FPGA供电电源”，提供了一种低功耗FPGA供电电源,大功率供电系统的输出功率满足FPGA的启动与程序的加载；小功率供电系统的输出功率能够维持低功耗FPGA正常工作；电源主控模块通过使能开关控制大功率供电系统的电源输入；FPGA的I/O引脚连接电源主控模块,电源主控模块通过FPGA正常工作的反馈信号控制使能开关,实现大功率供电系统的工作状态的转换；电源同时为小功率供电系统供电。本发明输出电流较小、功耗小、重量轻,能够在保证FPGA正常启动及其程序加载的同时,降低FPGA供电系统的工作功耗。但是，其仅仅介绍了一种FPGA的供电方法，无法满足含有DSP器件的供电需求。[0006] 综上所述，现有技术不能完美发挥好DSP6678和K7系列FPGA的各项性能，无法在宇航环境下提供稳定可靠的二次电源。发明内容[0007] 本发明的目的是提供一种应用于DSP与FPGA的宇航抗辐射二次电源系统。[0008] 本发明提供了一种应用于DSP与FPGA的宇航抗辐射二次电源系统，包括：DSP核心电压供电系统及FPGA核心电压供电系统，一次母线输入与DC?DC隔离变压器和相对应的滤波器转换成二次电源，并通过二次电源分别输入DSP核心电压供电系统和FPGA核心电压供电系统；所述DSP核心电压供电系统包括CVDD电源、CVDD1电源、DVDD15电源、DVDD18电源、第一供电模块，用于提供CVDD电源设定的二次电源；第二供电模块，用于提供CVDD1电源设定的二次电源；第三供电模块，用于提供DVDD15电源设定的二次电源；第四供电模块，用于提供DVDD18电源设定的二次电源；所述FPGA核心电压供电系统包括VCCINT电源、VCCBRAM电源、VCCAUX电源、VCCAUX_IO电源、VCCO电源、第五供电模块，用于提供VCCINT电源设定的二次电源；第六供电模块，用于提供VCCBRAM电源设定的二次电源；第七供电模块，用于提供VCCAUX电源设定的二次电源；第八供电模块，用于提供VCCAUX_IO电源设定的二次电源；第九供电模块，用于提供VCCO电源设定的二次电源。[0009] 优选地，采用IBA中间总线架构和POL负载点电源的供电模式，所述第一供电模块、第二供电模块、第五供电模块均采用HNFA0516SS芯片；所述第三供电模块、第四供电模块第六供电模块、第七供电模块、第八供电模块、第九供电模块均采用RSS0508HRH芯片。[0010] 优选地，所述DSP核心电压供电系统的上电时序应为CVDD电源＞CVDD1电源＞DVDD18电源＞DVDD15电源。[0011] 优选地，所述FPGA核心电压供电系统的上电时序应为VCCINT电源≥VCCBRAM电源＞VCCAUX电源≥VCCAUX_IO电源≥VCCO电源。[0012] 优选地，所述DSP核心电压供电系统中，通过将第一供电模块的SS引脚与第一电容连接并接地；将第二供电模块的SS引脚与第二电容连接并接地；将第四供电模块的PWRGD引脚引出PWRGD2信号，连接至第三供电模块的EN引脚端，并将第三供电模块的EN引脚经第一电阻上拉至第三供电模块的VIN引脚，同时将第三供电模块的EN引脚经第二电阻接地。[0013] 优选地，所述FPGA核心电压供电系统中，通过将第五供电模块的SS引脚与第三电容连接并接地；将第八供电模块的PWRGD引脚引出EN2信号，连接至第七供电模块、第六供电模块、第九供电模块的EN引脚端，并将第九供电模块的EN引脚经第三电阻上拉至第九供电模块的VIN引脚，同时将第九供电模块的EN引脚经第四电阻接地。[0014] 优选地，本发明所提供的应用于DSP与FPGA的宇航抗辐射二次电源系统，还包括FPGA的GTX内核的供电电路，将第七供电模块产生的电压经过第一电压转换器转换为设定的二次电压供GTX内核；将第七供电模块产生的电压经过第二电压转换器转换为设定的二次电压供GTX内核；将第六供电模块产生的电压经过第三电压转换器转换为设定的二次电压供GTX内核。[0015] 优选地，第一电压转换器、第二电压转换器和第三电压转换器均采用RSW1101HRH芯片。[0016] 优选地，本发明所提供的应用于DSP与FPGA的宇航抗辐射二次电源系统，还包括DSP和FPGA的DDR的供电电路，[0017] 优选地，DSP的DDR供电由第三供电模块经过第一DDR终端稳压器转换为设定的二次电压供DSP的DDR内核，FPGA的DDR供电由第七供电模块产生的电压经过第二DDR终端稳压器转换为二次电压供FPGA的DDR内核。[0018] 优选地，所述第一DDR终端稳压器和第二DDR终端稳压器均采用RSW3301HRH芯片。[0019] 本发明与现有技术相比较，具有如下有益效果：[0020] 第一，采用宇航高质量等级的元器件，所发明的应用于DSP6678与K7系列FPGA二次电源系统能够有效抵抗空间高能带电粒子的轰击，增强二次电源系统的总剂量累计效应的免疫能力，从而提高宇航设备的可靠性与稳定性。[0021] 第二，本发明相比于现用的多路输出集中于同一块供电芯片的方式，在不影响DSP6678与K7系列FPGA系统开机时序的情况下，采用每一个核心电压使用单独一块供电芯片的多芯片供电方式，避免了由于其中一块供电芯片发生异常而导致DSP和FPGA系统的其他核心模块也同时失去作用的弊端。[0022] 第三，发明了一种新的DSP6678与K7系列FPGA的电源供电方案，其中采用的电源方案具有提供大电流、低电压、高功率能力的特点，不仅能应用于DSP6678与K7系列FPGA的电源供电方案，而且还能拓展应用于其他类似使用FPGA和DSP双芯片系统的供电方案。[0023] 第四，本发明方案除了提供正常驱动DSP6678与K7系列FPGA的电源系统外，还提供了DSP和FPGA外部DDR芯片的供电方案，能够满足大任务量、复杂、实时的多任务需求。附图说明[0024] 图1为本发明实施例中应用于DSP6678与K7系列FPGA二次电源电路示意框图；[0025] 图2为本发明实施例中DSP6678的二次电源供电电路示意；[0026] 图3为本发明实施例中K7系列FPGA的二次电源供电电路示意图；[0027] 图4为本发明实施例中K7系列FPGA的1.0V供电和GTX供电电路示意图；[0028] 图5为本发明实施例中FPGA和DSP的DDR供电电路示意图。具体实施方式[0029] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。[0030] 如图1、2所示，本发明提供了一种应用于DSP与FPGA的宇航抗辐射二次电源系统，包括：DSP核心电压供电系统及FPGA核心电压供电系统，一次母线输入与DC?DC隔离变压器和相对应的滤波器转换成二次电源，并通过二次电源分别输入DSP核心电压供电系统和FPGA核心电压供电系统；所述DSP核心电压供电系统包括CVDD电源、CVDD1电源、DVDD15电源、DVDD18电源、第一供电模块，用于提供CVDD电源设定的二次电源；第二供电模块，用于提供CVDD1电源设定的二次电源；第三供电模块，用于提供DVDD15电源设定的二次电源；第四供电模块，用于提供DVDD18电源设定的二次电源；所述FPGA核心电压供电系统包括VCCINT电源、VCCBRAM电源、VCCAUX电源、VCCAUX_IO电源、VCCO电源、第五供电模块，用于提供VCCINT电源设定的二次电源；第六供电模块，用于提供VCCBRAM电源设定的二次电源；第七供电模块，用于提供VCCAUX电源设定的二次电源；第八供电模块，用于提供VCCAUX_IO电源设定的二次电源；第九供电模块，用于提供VCCO电源设定的二次电源。[0031] 进一步，采用IBA中间总线架构和POL负载点电源的供电模式，所述第一供电模块、第二供电模块、第五供电模块均采用HNFA0516SS芯片；所述第三供电模块、第四供电模块第六供电模块、第七供电模块、第八供电模块、第九供电模块均采用RSS0508HRH芯片。[0032] 本领域技术人员可以理解，一种应用于DSP6678与K7系列FPGA的应用于DSP与FPGA的宇航抗辐射二次电源系统，主要包括：DSP6678的核心电压的供电系统；K7系列FPGA的核心电压的供电系统；DSP6678的开机供电顺序的设计保证；K7系列FPGA的开机供电顺序设计保证；FPGA的GTX内核的供电电路；DSP和FPGA的DDR的供电电路。本发明主要针对宇航产品使用的应用于DSP6678与K7系列FPGA的抗辐射二次电源系统，包括但不限于其他各类军用、民用、商用或者工业使用等的DSP6678与K7系列FPGA的二次电源系统的应用。本发明应用的主要对象为DSP和FPGA共同作用的双芯片处理系统，二次电源供电系统使用的元器件全部为宇航抗辐射高质量等级的元器件。[0033] 二次电源系统需要两级电源系统的转化才能转变成DSP6678与K7系列FPGA所使用的电源。将宇航设备中一次电源母线的电压，首先经过DC?DC和其对应滤波器的转化，变成宇航设备中常用的5V供电电压。然后，由5V的点电源，通过各种DC?DC芯片、LDO芯片或POL芯片等转换为DSP6678与K7系列FPGA所使用的电源电压。[0034] DSP6678的核心电压的供电系统，如附2所示，DSP6678的核心电压包括CVDD电源、CVDD1电源、DVDD15电源、DVDD18电源。其中使用两片宇航抗辐射芯片HNFA0516SS分别提供1.0V(最大电流16A)的CVDD和CVDD1的电源，使用两片宇航抗辐射芯片RSS0508HRH分别提供1.5V(最大电流8A)和1.8V(最大电流8A)的DVDD15和DVDD18的电源。[0035] 如附图3和附图4所示，K7系列FPGA的核心电压包括VCCINT电源、VCCBRAM电源、VCCAUX电源、VCCAUX_IO电源以及VCCO电源。其中使用HNFA0516SS提供1.0V(最大电流16A)的VCCINT的电源(VCCBRAM与VCCINT共用同一路电源)；使用RSS0508HRH提供1.8V(最大电流8A)的VCCAUX和VCCAUX_IO的电源；分别使用RSS0508HRH分别提供1.5V、2.5V、3.3V(最大电流8A)的VCCO的电源。[0036] DSP6678的开机供电顺序的设计保证，其特征在于：DSP6678的上电时序应为CVDD＞CVDD1(VDDT1,VDDT2)＞DVDD18(AVDD1,AVDD2,AVDD3)＞DVDD15(VDDR1,VDDR2,VDDR3,VDDR4,VDDR5)。如附图2所示，通过将第一供电模块U2(CVDD)的SS引脚接入1nF的第一电容；将第二供电模块U1(CVDD1)的SS引脚接入47nF的第二电容；将第四供电模块U3(DVDD18)的PWRGD引脚引出PWRGD2信号，连接至第三供电模块U4(DVDD15)的EN引脚端，并将第三供电模块U4的EN引脚经第一电阻R5上拉至第三供电模块U4的VIN引脚，同时将第三供电模块U4的EN引脚经第二电阻R3接地。[0037] K7系列FPGA的开机供电顺序设计保证，K7系列FPGA的上电时序应为VCCINT≥VCCBRAM＞VCCAUX≥VCCAUX_IO≥VCCO。如附图3所示，通过将第五供电模块U10(VCCINT和VCCBRAM)的SS引脚接入1nF的第三电容；将第八供电模块U13的PWRGD引脚引出EN2信号，连接至第七供电模块U5、第六供电模块U12、第九供电模块U14的EN引脚端，并将第九供电模块U14的EN引脚经第三电阻R61上拉至第九供电模块U14的VIN引脚，同时将第九供电模块U14的EN引脚经第四电阻R60接地。[0038] FPGA的GTX内核的供电电路，如附图4所示，将第七供电模块U5产生的1.5V电压经过第一电压转换器U6(RSW1101HRH)转换为1.0V电压供GTX内核；将第七供电模块U5产生的1.5V电压经过第二电压转换器U8(RSW1101HRH)转换为1.2V电压供GTX内核；将第六供电模块U12产生的2.5V电压经过第三电压转换器U7(RSW1101HRH)转换为1.8V电压供GTX内核。[0039] DSP和FPGA的DDR的供电电路，如附图5所示，DSP6678的DDR供电由第三供电模块DVDD15经过第一DDR终端稳压器U9(RSW3301HRH)转换为0.75V电压供DSP6678的DDR内核，K7系列FPGA的DDR供电由第七供电模块U5产生的1.5V经过第二DDR终端稳压器U11(RSW3301HRH)转换为0.75V电压供K7系列FPGA的DDR内核。[0040] 本发明实施时步骤如下：步骤1：确定DSP6678与K7系列FPGA的供电需求，以及FPGA的GTX接口匹配电压和DSP6678与K7系列FPGA的外置DDR基准源的具体需求。在设计中满足系统所有供电电路和所选芯片全部做I类降额设计，保证在极端的供电情况下系统仍然拥有持续输出的裕量。[0041] 步骤2：准备满足步骤1需求的宇航标准的高质量等级的RSS0508HRH、HNFA0516SS、RSW1101HRH和RSW3301HRH等芯片，其他组成电路元器件同样都选择为宇航高质量等级元器件。[0042] 步骤3：将一次母线的电压经过DC?DC隔离变压以及对应的滤波器设备转换成+5V的通用电源。[0043] 步骤4：将步骤3中产生的+5V电源，通过RSS0508HRH和HNFA0516SS产生DSP6678与K7系列FPGA所需要的各类电压。其中RSS0508HRH产生DSP6678的DVDD15、DVDD18和K7系列FPGA的VCCAUX、VCCAUX_IO、VCCO的电压。HNFA0516SS产生DSP6678的CVDD、CVDD1和K7系列FPGA的VCCINT的电压。[0044] 步骤5：根据DSP6678与K7系列FPGA的上电时序要求，通过调整芯片的连接方式，来设计分别符合DSP6678与K7系列FPGA的上电时序。如附图2所示，通过将U2的SS引脚接入1nF的电容；将U1的SS引脚接入47nF的电容；将U3的PWRGD引脚引出PWRGD2信号，连接至U4的EN引脚端，并将U4的EN引脚经R5上拉至U4的VIN引脚，同时将U4的EN引脚经R3接地。如附图3所示，通过将U10的SS引脚接入1nF的电容；将U13的PWRGD引脚引出EN2信号，连接至U5、U12、U14的EN引脚端，并将U14的EN引脚经R61上拉至U14的VIN引脚，同时将U14的EN引脚经R60接地。[0045] 步骤6：根据设计任务的具体要求，使用数片RSW1101HRH设计满足不同电压需求的GTX接口的电源。[0046] 步骤7：根据设计任务的具体要求，使用两片RSW3301HRH设计分别满足DSP6678与K7系列FPGA外置DDR的电源电压。[0047] 步骤8：对二次电源系统进行双备份冗余处理，更进一步确保供电系统能够抵抗其他异常的极端情况，提高二次电源系统的可靠性。[0048] 本领域技术人员可以理解，本发明通过对RSS0508HRH、HNFA0516SS、RSW1101HRH和RSW3301HRH等芯片的组合搭建，构造出一套能够满足DSP6678与K7系列FPGA正常的上电时序需求和宇航产品的抗辐射需求的电源供电系统。[0049] 本发明的方法包括如下步骤：一、根据宇航电子系统可靠性和稳定性的技术要求，使用宇航标准高质量等级元器件以及宇标的电源供电芯片设计驱动电路。[0050] 二、采用IBA中间总线架构+POL负载点电源的供电方案，首先将来自一次母线的电压经过DC?DC隔离变压器以及对应的滤波器转换成5V电源，然后通过本发明的RSS0508HRH、HNFA0516SS等芯片转换为DSP6678与K7系列FPGA所需的各类电压。[0051] 三、通过对HNFA0516SS电源芯片的SS缓启动引脚改变电容来调整启动时间，对RSS0508HRH的PWER引脚和EN引脚的输入输出来设计符合上电需求的应用电路，能够实现满足DSP6678与K7系列FPGA需求的上电时序。[0052] 四、使用RSW1101HRH超低压降稳压器芯片，产生满足FPGA不同GTX接口的不同电压；[0053] 五、使用RSW3301HRH抗辐射DDR终端稳压器芯片，产生满足FPGA和DSP不同DDR的不同电压。[0054] 最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

专利地区：上海

专利申请日期：2022-03-07

专利公开日期：2024-11-29

专利公告号：CN114614666B