开云优惠体育网页版入口

专利名称：用于碲锌镉晶体/碲化镉晶体的焊接电极结构及制备方法

专利类型：实用新型专利

专利申请号：CN202410867727.3

专利申请（专利权）人：陕西迪泰克新材料有限公司
权利人地址：陕西省西安市西咸新区秦汉新城周陵新兴产业园区天工一路东段8号-1

专利发明（设计）人：段志昱,杨帆,王宇,孙峰强,杨伟锋,席守智,介万奇

专利摘要：本申请属于半导体领域，涉及用于碲锌镉晶体/碲化镉晶体的焊接电极结构及制备方法、探测器，焊接电极结构包括：接触层，形成于碲锌镉或者碲化镉晶体层的像素区域上，接触层的面积与像素区域的面积相同；阻隔层，形成于接触层上，阻隔层由扩散阻挡层和阻焊层形成或者由阻焊层形成，用于防止低温焊料扩散至接触层，并提高焊接电极结构与低温焊料的结合力；焊接层，形成于阻隔层上，用于与低温焊料熔接，实现对碲锌镉或者碲化镉晶体层的低温焊接；其中低温焊料为熔点小于150℃且包含铟、铋、镓至少一个的合金焊料；阻焊层与低温焊料缓慢互溶形成金属间化合物。本申请能够防止焊接时低温焊料扩散至接触层中影响接触层与CZT晶体/CdTe晶体的接触特性。

主权利要求：
1.一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构，其特征在于，包括：接触层，形成于碲锌镉晶体层或者碲化镉晶体层的像素区域上，所述接触层的面积与所述像素区域的面积相同；
阻隔层，形成于所述接触层上，所述阻隔层由扩散阻挡层和阻焊层形成，用于防止低温焊料扩散至所述接触层，并提高焊接电极结构与所述低温焊料的结合力；
焊接层，形成于所述阻隔层上，用于与所述低温焊料熔接，实现对所述碲锌镉晶体层或者所述碲化镉晶体层的低温焊接；
其中，所述阻隔层和所述焊接层通过一次或多次光刻掩膜工艺制备形成，所述阻隔层和所述焊接层中至少一层的面积沿远离所述接触层的方向小于前层面积；
所述低温焊料为熔点小于150℃且包含铟、铋、镓至少一个的合金焊料；所述阻焊层与所述低温焊料缓慢互溶形成金属间化合物，所述阻焊层与低温焊料的溶解度大于0且小于
0.1%，所述阻焊层通过闪蒸法制备；
所述阻隔层为多层结构，所述多层结构包括一个或多个所述扩散阻挡层和一个或多个所述阻焊层，当所述多层结构包括多个扩散阻挡层和多个阻焊层时，所述扩散阻挡层和所述阻焊层交替叠加；
所述接触层为Au、Pt、Cu中的至少一种；
所述阻焊层为Ni或者Pd中至少一种；
所述焊接层为Cu、Sn、In、Au中的至少一种，所述焊接层的厚度大于或等于50nm且小于或等于1500nm；以及，所述阻隔层包含扩散阻挡层，所述扩散阻挡层为Pt、Cr、Ti、W、Cr?Cu合金中的至少一种，与所述低温焊料互不相溶；
当所述阻隔层由一个所述扩散阻挡层和一个所述阻焊层组成时，所述扩散阻挡层的厚度大于或等于10nm且小于或等于1000nm，所述阻焊层的厚度大于或等于25nm且小于或等于1500nm，所述阻隔层的总厚度大于或等于35nm且小于或等于1510nm；其中，所述扩散阻挡层与所述接触层直接接触；
当所述阻隔层由多个扩散阻挡层和多个阻焊层交替叠加组成时，所述扩散阻挡层的厚度大于或等于10nm且小于或等于490nm，所述阻焊层的厚度大于或等于10nm且小于或等于490nm，并且所述阻隔层的总厚度大于或等于30nm且小于或等于1500nm；其中，第一扩散阻挡层与所述接触层直接接触。
2.根据权利要求1所述的用于碲锌镉晶体/碲化镉晶体的焊接电极结构，其特征在于，所述焊接电极结构还包括：保护层，形成于所述焊接层上，所述保护层的面积与所述焊接层的面积或者所述焊接层中焊接区域的面积相同，所述保护层的厚度大于或等于10nm且小于或等于500nm。
3.根据权利要求1所述的用于碲锌镉晶体/碲化镉晶体的焊接电极结构，其特征在于，所述焊接电极结构还包括：绝缘层；
当所述焊接层上不存在保护层时，所述绝缘层形成于所述碲锌镉晶体层或者所述碲化镉晶体层的非像素区域，以及所述接触层、所述阻隔层和所述焊接层中除焊接区域之外的裸露区域上；
当所述焊接层上存在保护层时，所述绝缘层形成于所述碲锌镉晶体层或者所述碲化镉晶体层上的非像素区域，以及所述接触层、所述阻隔层、所述焊接层和所述保护层中除焊接区域之外的裸露区域上。
4.一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的制备方法，用于制备如权利要求1 3任意一项所述的用于碲锌镉晶体/碲化镉晶体的焊接电极结构；其特征在于，所述方~法包括：
在碲锌镉晶体层或者碲化镉晶体层的像素区域上形成接触层；
在所述接触层上依次形成阻隔层和焊接层，以获取所述焊接电极结构；
其中，所述阻隔层由扩散阻挡层和阻焊层形成，用于防止低温焊料扩散至所述接触层，并提高焊接电极结构与所述低温焊料的结合力；
所述阻焊层与所述低温焊料缓慢互溶形成金属间化合物，所述阻焊层与低温焊料的溶解度大于0且小于0 .1%，所述阻焊层通过闪蒸法制备；所述低温焊料为熔点小于150℃且包含铟、铋、镓至少一个的合金焊料；所述扩散阻挡层与所述低温焊料互不相溶；
所述阻隔层为多层结构，所述多层结构包括一个或多个所述扩散阻挡层和一个或多个所述阻焊层，当所述多层结构包括多个扩散阻挡层和多个阻焊层时，所述扩散阻挡层和所述阻焊层交替叠加。
5.根据权利要求4所述的制备方法，其特征在于，所述在碲锌镉晶体层或者碲化镉晶体层的像素区域上形成接触层，包括：在所述碲锌镉晶体层或者碲化镉晶体层上形成暴露所述像素区域的第一光刻胶掩膜层；
在所述第一光刻胶掩膜层和所述像素区域上形成所述接触层。
6.根据权利要求5所述的制备方法，其特征在于，所述在所述接触层上依次形成阻隔层和焊接层，以获取所述焊接电极结构，包括：在所述接触层上依次形成阻隔层和焊接层；
去除所述第一光刻胶掩膜层以及位于所述第一光刻胶掩膜上的接触层、阻隔层和焊接层，以获取位于所述像素区域上的焊接电极结构；或者去除所述第一光刻胶掩膜层以及位于所述第一光刻胶掩膜层上的接触层，仅保留位于所述像素区域上的接触层；
在所述碲锌镉晶体层或者碲化镉晶体层的非像素区域和所述接触层上形成暴露所述接触层局部区域的第二光刻胶掩膜层；
在所述第二光刻胶掩膜层和所述接触层局部区域上依次形成阻隔层和焊接层，去除所述第二光刻胶掩膜层以及所述第二光刻胶掩膜层上的阻隔层和焊接层，以获取位于所述像素区域上的焊接电极结构；或者去除所述第一光刻胶掩膜层以及位于所述第一光刻胶掩膜层上的接触层，仅保留位于所述像素区域上的接触层；
在所述碲锌镉晶体层或者碲化镉晶体层的非像素区域和所述接触层上形成暴露所述接触层局部区域的第二光刻胶掩膜层；
在所述第二光刻胶掩膜层和所述接触层局部区域上形成阻隔层，去除所述第二光刻胶掩膜层以及位于所述第二光刻胶掩膜层上的阻隔层；
在所述非像素区域和所述阻隔层上形成暴露所述阻隔层局部区域的第三光刻胶掩膜层；
在所述第三光刻胶掩膜层和所述阻隔层局部区域上形成焊接层，去除所述第三光刻胶掩膜层以及位于所述第三光刻胶掩膜层上的焊接层，以获取位于所述像素区域上的焊接电极结构。
7.根据权利要求4所述的制备方法，其特征在于，所述方法还包括：在所述焊接层的整个表面或者所述焊接层中的焊接区域上形成保护层，以获取所述焊接电极结构。
8.根据权利要求4所述的制备方法，其特征在于，所述方法还包括：在所述碲锌镉晶体层或者碲化镉晶体层上的非像素区域，以及所述接触层、所述阻隔层和所述焊接层中除焊接区域之外的裸露区域上形成绝缘层，以获取所述焊接电极结构。
9.一种探测器，其特征在于，包括：
碲锌镉晶体层或碲化镉晶体层；
焊接电极结构，位于所述碲锌镉晶体层或所述碲化镉晶体层上，所述焊接电极结构为权利要求1 3任意一项所述的用于碲锌镉晶体/碲化镉晶体的焊接电极结构，或者为根据权~利要求4 8任意一项所述的用于碲锌镉晶体/碲化镉晶体的焊接电极结构的制备方法所制~备的焊接电极结构；
信号采集读出系统，通过低温焊料与所述焊接电极结构连接，所述低温焊料为熔点小于150℃且包含铟、铋、镓中至少一个的合金焊料。 说明书 : 用于碲锌镉晶体/碲化镉晶体的焊接电极结构及制备方法技术领域[0001] 本申请涉及半导体技术领域，具体而言，涉及一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构、一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的制备方法以及一种探测器。背景技术[0002] 碲锌镉CZT、碲化镉CdTe是脆性材料，在高温下容易引起内部应力集中，导致微裂纹甚至断裂，另外，在高温条件下，设置于CZT晶体/CdTe晶体上的接触层易于向CZT晶体/CdTe晶体中扩散，造成晶体电阻率降低，影响探测器性能，因此在对CZT晶体/CdTe晶体和印刷电路板或者Si基ASIC芯片（ApplicationSpecificIntegratedCircuit，用于供专门应用的集成电路芯片）进行互连时，需要通过低温焊接以减少热应力，保护晶体完整性，避免性能下降。[0003] 目前，通常采用低温导电银胶或者低温焊料进行低温焊接，其中，低温导电银胶是将微米或纳米级的银颗粒分散在环氧树脂中制成的，但是由于环氧树脂存在吸水性，长期使用存在性能恶化的问题，并且环氧树脂的弹性模量较大，封装后无法耐受高低温冲击和振动，容易导致低温导电银胶开裂，降低探测器寿命，因此低温焊料成为更优的选择。但是，对于不同材料形成的接触层，低温焊料与接触层的溶解度不同，例如当接触层为Au、Cu时，低温焊料和接触层溶解度大，在焊接时，低温焊料会扩散至接触层中影响接触层与CZT晶体/CdTe晶体的接触特性，并且焊接结束后低温焊料由液态变为固态，低温焊料带动与其接触且熔融的接触层发生收缩，使得焊料周围区域无接触层材料覆盖，导致无法测试，即使使用厚接触层可以焊接上，但焊料可能在接触层中熔融扩散后直接与CZT晶体/CdTe晶体接触改变接触特性，导致漏电流增大，严重影响探测器性能；部分金属接触层与低温焊料互不相溶，此时无法采用低温焊料直接在接触层上焊接，进而无法实现对CZT晶体/CdTe晶体的焊接封装。[0004] 因此，亟需一种新的用于CZT晶体/CdTe晶体的焊接电极结构，以提高焊接质量，进而提高探测器的电学性能和力学性能。[0005] 需要说明的是，在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。发明内容[0006] 本申请的目的在于提供一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构、一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的制备方法以及一种探测器，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的低温焊料易扩散至接触层中影响接触层与CZT晶体/CdTe晶体的接触特性，导致漏电流增大，影响探测器性能，以及部分金属接触层与低温焊料互不相溶，导致无法焊接的问题。[0007] 根据本申请的第一个方面，提供一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构，包括：接触层，形成于碲锌镉晶体层或者碲化镉晶体层的像素区域上，所述接触层的面积与所述像素区域的面积相同；阻隔层，形成于所述接触层上，所述阻隔层由扩散阻挡层和阻焊层形成，或者由阻焊层形成，用于防止低温焊料扩散至所述接触层，并提高焊接电极结构与所述低温焊料的结合力；焊接层，形成于所述阻隔层上，用于与所述低温焊料熔接，实现对所述碲锌镉晶体层或者所述碲化镉晶体层的低温焊接；其中，所述低温焊料为熔点小于150℃且包含铟、铋、镓至少一个的合金焊料；所述阻焊层与所述低温焊料缓慢互溶形成金属间化合物。[0008] 在本申请的示例性实施例中，当所述阻隔层由一个所述扩散阻挡层和一个所述阻焊层组成时，所述扩散阻挡层的厚度大于或等于10nm且小于或等于1000nm，所述阻焊层的厚度大于或等于25nm且小于或等于1500nm；其中，所述扩散阻挡层与所述接触层直接接触；当所述阻隔层由多个扩散阻挡子层和多个阻焊子层交替叠加组成时，所述扩散阻挡子层的厚度大于或等于10nm且小于或等于490nm，所述阻焊子层的厚度大于或等于10nm且小于或等于490nm，并且所述阻隔层的厚度大于或等于30nm且小于或等于1500nm；其中，第一扩散阻挡子层与所述接触层直接接触；当所述阻隔层由阻焊层形成时，所述阻焊层的厚度大于或等于40nm且小于或等于1500nm。[0009] 在本申请的示例性实施例中，当所述阻隔层为多层结构时，各层的面积沿远离所述接触层的方向逐渐减。黄渲，所述多层结构包括一个或多个所述扩散阻挡层和一个或多个所述阻焊层，或者所述多层结构包括多个阻焊层。[0010] 在本申请的示例性实施例中，所述接触层为Au、Pt、Cu、Ti、Al中的至少一种；所述阻焊层为Ni或者Pd；所述焊接层为Cu、Sn、In、Au中的至少一种，所述焊接层的厚度大于或等于50nm且小于或等于1500nm；以及，当所述阻隔层包含扩散阻挡层时，所述扩散阻挡层为Pt、Cr、Ti、W、Cr?Cu合金中的至少一种，与所述低温焊料互不相溶。[0011] 在本申请的示例性实施例中，所述焊接电极结构还包括：保护层，形成于所述焊接层上，所述保护层的面积与所述焊接层的面积或者所述焊接层中焊接区域的面积相同，所述保护层的厚度大于或等于10nm且小于或等于500nm。[0012] 在本申请的示例性实施例中，所述焊接电极结构还包括：绝缘层；[0013] 当所述焊接层上不存在保护层时，所述绝缘层形成于所述碲锌镉晶体层或者所述碲化镉晶体层的非像素区域，以及所述接触层、所述阻隔层和所述焊接层中除焊接区域之外的裸露区域上；[0014] 当所述焊接层上存在保护层时，所述绝缘层形成于所述碲锌镉晶体层或者所述碲化镉晶体层上的非像素区域，以及所述接触层、所述阻隔层、所述焊接层和所述保护层中除焊接区域之外的裸露区域上。[0015] 根据本申请的第二个方面，提供了一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的制备方法，包括：在碲锌镉晶体层或者碲化镉晶体层的像素区域上形成接触层；在所述接触层上依次形成阻隔层和焊接层，以获取所述焊接电极结构；其中，所述阻隔层由扩散阻挡层和阻焊层形成，或者由阻焊层形成，用于防止低温焊料扩散至所述接触层，并提高焊接电极结构与所述低温焊料的结合力；所述阻焊层与所述低温焊料缓慢互溶形成金属间化合物；所述低温焊料为熔点小于150℃且包含铟、铋、镓至少一个的合金焊料。[0016] 在本申请的示例性实施例中，所述在碲锌镉晶体层或者碲化镉晶体层的像素区域上形成接触层，包括：在所述碲锌镉晶体层或者碲化镉晶体层上形成暴露所述像素区域的第一光刻胶掩膜层；在所述第一光刻胶掩膜层和所述像素区域上形成所述接触层。[0017] 在本申请的示例性实施例中，所述在所述接触层上依次形成阻隔层和焊接层，以获取所述焊接电极结构，包括：[0018] 在所述接触层上依次形成阻隔层和焊接层；[0019] 去除所述第一光刻胶掩膜层以及位于所述第一光刻胶掩膜上的接触层、阻隔层和焊接层，以获取位于所述像素区域上的焊接电极结构；或者[0020] 去除所述第一光刻胶掩膜层以及位于所述第一光刻胶掩膜层上的接触层，仅保留位于所述像素区域上的接触层；[0021] 在所述碲锌镉晶体层或者碲化镉晶体层的非像素区域和所述接触层上形成暴露所述接触层局部区域的第二光刻胶掩膜层；[0022] 在所述第二光刻胶掩膜层和所述接触层局部区域上依次形成阻隔层和焊接层，去除所述第二光刻胶掩膜层以及所述第二光刻胶掩膜层上的阻隔层和焊接层，以获取位于所述像素区域上的焊接电极结构；或者[0023] 去除所述第一光刻胶掩膜层以及位于所述第一光刻胶掩膜层上的接触层，仅保留位于所述像素区域上的接触层；[0024] 在所述碲锌镉晶体层或者碲化镉晶体层的非像素区域和所述接触层上形成暴露所述接触层局部区域的第二光刻胶掩膜层；[0025] 在所述第二光刻胶掩膜层和所述接触层局部区域上形成阻隔层，去除所述第二光刻胶掩膜层以及位于所述第二光刻胶掩膜层上的阻隔层；[0026] 在所述非像素区域和所述阻隔层上形成暴露所述阻隔层局部区域的第三光刻胶掩膜层；[0027] 在所述第三光刻胶掩膜层和所述阻隔层局部区域上形成焊接层，去除所述第三光刻胶掩膜层以及位于所述第三光刻胶掩膜层上的焊接层，以获取位于所述像素区域上的焊接电极结构。[0028] 在本申请的示例性实施例中，所述方法还包括：[0029] 在所述焊接层的整个表面或者所述焊接层中的焊接区域上形成保护层，以获取所述焊接电极结构。[0030] 在本申请的示例性实施例中，所述方法还包括：[0031] 在所述碲锌镉晶体层或者碲化镉晶体层上的非像素区域，以及所述接触层、所述阻隔层和所述焊接层中除焊接区域之外的裸露区域上形成绝缘层，以获取所述焊接电极结构。[0032] 根据本申请的第三个方面，提供了一种探测器，包括：[0033] 碲锌镉晶体层或碲化镉晶体层；[0034] 焊接电极结构，位于所述碲锌镉晶体层或者所述碲化镉晶体层上，所述焊接电极结构为上述实施例所述的用于碲锌镉晶体/碲化镉晶体的焊接电极结构，或者为根据上述实施例所述的用于碲锌镉晶体/碲化镉晶体的焊接电极结构的制备方法所制备的焊接电极结构；[0035] 信号采集读出系统，通过低温焊料与所述焊接电极结构连接，所述低温焊料为熔点小于150℃且包含铟、铋、镓至少一个的合金焊料。[0036] 本申请中用于碲锌镉晶体/碲化镉晶体的焊接电极结构，包括接触层，形成于碲锌镉晶体层或者碲化镉晶体层的像素区域上，其面积与像素区域的面积相同；阻隔层，形成于接触层上，阻隔层由扩散阻挡层和阻焊层形成，或者由阻焊层形成，用于防止低温焊料扩散至所述接触层，并提高焊接电极结构与低温焊料的结合力；焊接层，形成于阻隔层上，用于与低温焊料熔接，实现对碲锌镉晶体或者碲化镉晶体的低温焊接；其中，低温焊料为熔点小于150℃且包含铟、铋、镓至少一个的合金焊料；阻焊层与低温焊料缓慢互溶形成金属间化合物。本申请一方面能够通过焊接电极结构在保证采用低温焊料实现对CZT晶体/CdTe晶体焊接封装的同时，防止低温焊料扩散至接触层影响接触层与CZT晶体/CdTe晶体的接触特性，避免漏电流增大，提高焊接电极结构的电学性能；另一方面能够提高焊接电极结构与低温焊料的结合力，防止低温焊料固化时带动被覆盖的接触层发生收缩而导致焊点周围接触层脱落，以及阻隔层和焊接层之间分层，提高了焊接电极结构的力学性能和可靠性。[0037] 应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本说明书。附图说明[0038] 此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本说明书的实施例，并与说明书一起用于解释本说明书的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。[0039] 图1示意性示出本申请中用于碲锌镉晶体/碲化镉晶体的焊接电极结构的结构示意图。[0040] 图2示意性示出本申请中一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的架构示意图。[0041] 图3示意性示出本申请中一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的架构示意图。[0042] 图4示意性示出本申请中一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的架构示意图。[0043] 图5示意性示出本申请中一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的架构示意图。[0044] 图6示意性示出本申请中一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的架构示意图。[0045] 图7示意性示出本申请中一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的制备方法的流程示意图。具体实施方式[0046] 现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本申请将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本申请的示意性图解，并非一定是按比例绘制。[0047] 虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。[0048] 用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”仅作为标记使用，不是对其对象的数量限制。[0049] 在本申请的相关技术中，CZT晶体/CdTe晶体为脆性材料，在高温下容易引起内部应力集中，导致微裂纹或甚至断裂，另外，在高温条件下，设置于CZT晶体/CdTe晶体上的接触层易于向CZT晶体/CdTe晶体中扩散，造成晶体电阻率降低，影响探测器性能，因此在对CZT晶体/CdTe晶体和PCB基板或者Si基ASIC进行互连时，需要选择合适的材料将晶体上的电极焊接至PCB基板或者Si基ASIC，以减少热应力，保护晶体完整性，避免性能下降。[0050] Si基半导体互连技术中常用的焊料为含Sn焊料，但是含Sn焊料的熔点较高，例如Sn96.5Ag3.5的熔点为221℃，而当温度超过150℃时，电极材料会扩散至CZT晶体/CdTe晶体，影响探测器性能。因此需要采用低温焊接工艺对CZT晶体/CdTe晶体进行焊接封装。[0051] 目前，低温焊接通常采用低温导电银胶和低温焊料进行焊接，其中，低温导电银胶是将微米或者纳米级的银颗粒分散在环氧树脂中制成的，通过加热使环氧树脂固化实现CZT晶体/CdTe晶体的电极与PCB基板或者Si基ASIC互连。但是环氧树脂存在吸水性，长时间使用会出现探测器性能恶化的问题，并且环氧树脂的弹性模量相对较大，探测器在封装后无法耐受高低温冲击和振动，进而导电银胶容易开裂，探测器寿命较低。[0052] 采用低温焊料进行焊接时，是将低温焊料与接触层直接接触并固化实现焊接，但是对于不同材料形成的接触层，接触层与低温焊料的溶解度不同，当低温焊料与部分金属接触层互不相溶时，便无法采用低温焊料直接在接触层上焊接，进而无法实现对CZT晶体/CdTe晶体的焊接封装；当接触层为Au、Cu等时，低温焊料和接触层溶解度大，在焊接时，低温焊料容易扩散至接触层中，影响接触层与CZT晶体/CdTe晶体的接触特性，导致漏电流增大，影响探测器的电学性能。另外，焊接时，与低温焊料接触的接触层处于熔融态，当低温焊料固化发生收缩时，会带动熔融态的接触层发生收缩，导致低温焊料形成的焊球周围电极脱落而无法测试。[0053] 即使使用厚接触层可以将CZT晶体/CdTe晶体与PCB基板或Si基ASIC焊接上，但焊料可能会在接触层中熔融扩散并与CZT晶体/CdTe晶体直接接触，进而改变接触特性，导致漏电流增大到1E?4A左右，相对于正常值1E?8A增加了10000倍左右，严重影响了探测器的电学性能。另外，过厚的接触层还会影响探测器的力学性能，降低探测器的使用寿命和可靠性。[0054] 针对相关技术中存在的问题，本申请提出了一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构、一种用于碲锌镉晶体/碲化镉晶体的焊接电极的制备方法以及一种探测器。[0055] 图1示意性示出了本申请实施例中用于碲锌镉晶体/碲化镉晶体的焊接电极结构的结构示意图，如图1所示，焊接电极结构100包括在碲锌镉CZT晶体层/碲化镉CdTe晶体层上依次设置的接触层101、阻隔层102和焊接层103，其中，接触层101用于与CZT晶体层/CdTe晶体层进行电接触，其面积与CZT晶体层/CdTe晶体层上像素区域的面积相同；阻隔层102用于防止低温焊料扩散至接触层中影响接触层与CZT晶体层/CdTe晶体层的接触特性，同时阻隔层102还用于提高焊接电极结构与低温焊料的结合力，防止焊接电极结构受到推拉力时，在阻隔层102与焊接层103处发生分层；焊接层103用于与低温焊料熔接，实现对CZT晶体层/CdTe晶体层的低温焊接。[0056] 在本申请的一个或多个实施例中，为了实现与CZT晶体层/CdTe晶体层良好的电接触，接触层101可以选用功函数与碲锌镉晶体/碲化镉晶体匹配的具有金属?半导体接触特性的金属形成，在本申请的实施例中，接触层101具体可以为Au、Pt、Cu、Ti、Al中的至少一种，该些金属的功函数与CZT晶体/CdTe晶体的功函数匹配，可以与碲锌镉晶体层/碲化镉晶体层之间形成良好的接触特性，提高探测器的电性能。[0057] 在本申请的一个或多个实施例中，阻隔层102形成于接触层101上，用于在焊接过程中，防止低温焊料扩散至接触层101中影响接触层101与CZT晶体层/CdTe晶体层的接触特性，进而避免了探测器的性能下降。在本申请的实施例中，阻隔层102可以由阻焊层形成，也可以由扩散阻挡层和阻焊层形成，其中阻焊层能够与低温焊料缓慢溶解形成金属间化合物，扩散阻挡层与低温焊料互不相溶，在本申请的实施例中，阻焊层金属与低温焊料的溶解度大于0且小于0.1%，例如可以采用Ni或者Pd形成阻焊层，当然还可以采用其它能够与低温焊料缓慢互溶的金属形成阻焊层，本申请实施例对此不作具体限定。值得说明的是，本申请实施例中的低温焊料为熔点小于150℃且包含铟、铋、镓至少一个的合金焊料，例如可以是铟合金焊料、铋合金焊料、镓合金焊料、铟铋合金焊料、铟铋镓合金焊料等等。[0058] 可以理解的是，由于阻焊层能够与低温焊料缓慢互溶，当低温焊料与焊接层熔融时，还会浸润阻焊层，因此当低温焊料和熔融态的焊接层固化收缩时，能够避免阻隔层和焊接层之间发生分层，提高阻隔层与低温焊料以及焊接层的结合力，进而提高了焊接电极结构的力学性能、可靠性和焊接质量。[0059] 当阻隔层102由扩散阻挡层和阻焊层形成时，由于阻焊层与低温焊料能够缓慢互溶，而扩散阻挡层与低温焊料互不相溶，因此可以在接触层上依次交替形成扩散阻挡层和阻焊层，使扩散阻挡层与接触层接触，阻焊层与焊接层接触，以便在有效避免低温焊料扩散至接触层中影响接触特性的同时，还能提高阻隔层与低温焊料的结合力，防止焊接电极结构在焊接时发生分层，影响焊接效果。在本申请的实施例中，扩散阻挡层可以为Pt、Cr、Ti、W、Cr?Cu合金中的至少一种，当然还可以采用其它与焊接层103和低温焊料互不相溶的金属形成扩散阻挡层，本申请实施例对此不作具体限定。[0060] 在本申请的一个或多个实施例中，阻隔层的厚度设置对焊接电极结构的性能和可靠性有较大影响，对于不同的阻隔层结构，可以进行不同的厚度设置，以提高焊接电极结构的性能和可靠性。[0061] 具体而言，当阻隔层由阻焊层形成时，阻焊层的厚度可以大于或等于40nm且小于或等于1500nm。进一步地，阻焊层的层数可以为一层，也可以为多层，当阻焊层为多个阻焊层形成时，可以根据层数量和阻焊层总厚度确定各阻焊层的厚度，例如，阻焊层总厚度为450nm，当形成3个阻焊层时，那么各阻焊层的厚度为150nm。[0062] 当阻隔层由扩散阻挡层和阻焊层形成时，其可以由一个扩散阻挡层和一个阻焊层形成，也可以由一个扩散阻挡层和多个阻焊层形成，还可以由多个扩散阻挡层和一个阻焊层形成，当然还可以由多个扩散阻挡层和多个阻焊层形成。[0063] 当阻隔层由一个扩散阻挡层和一个阻焊层形成时，扩散阻挡层的厚度大于或等于10nm且小于或等于1000nm，并且阻焊层的厚度大于或等于25nm且小于或等于1500nm。[0064] 当阻隔层由多个扩散阻挡层和多个阻焊层形成时，各扩散阻挡层的厚度大于或等于10nm且小于或等于490nm，各阻焊层的厚度大于或等于10nm且小于或等于490nm，并且阻隔层的总厚度大于或等于30nm且小于或等于1500nm。[0065] 当阻隔层由一个扩散阻挡层和多个阻焊层形成，或者由多个扩散阻挡层和一个阻焊层形成时，其中扩散阻挡层、阻焊层的厚度可以参考上述不同组合类型中相应层的厚度范围进行设置，本申请实施例在此不再赘述，只需将阻隔层的总厚度控制在[35nm，1500nm]的范围内即可。[0066] 可以理解的是，当阻隔层为多个扩散阻挡层和多个阻焊层交替叠加形成的多层结构时，扩散阻挡层和阻焊层相互配合防止低温焊料扩散，相对于仅采用阻焊层防止低温焊料扩散的效果更好，同时还可以显著降低阻隔层的厚度，减少焊接电极结构的制备成本，并且可以降低焊接电极结构的厚度，提高焊接电极结构的性能以及可靠性。[0067] 在本申请的一个或多个实施例中，焊接层103形成在阻隔层102上，用于与低温焊料熔接，实现对CZT晶体/CdTe晶体的低温焊接。焊接层103可以采用与低温焊料溶解度较高的金属制成，在本申请的实施例中，所采用的低温焊料为包含In、Bi、Ga至少一个的合金焊料，其熔点小于150℃，相应地，焊接层103可以采用Cu、Sn、In、Au中的至少一种制成，当然还可以采用其它与低温焊料溶解度较高的金属制成，本申请实施例对此不作具体限定。在本申请的实施例中，焊接层的厚度大于或等于50nm且小于或等于1500nm。[0068] 在本申请的一个或多个实施例中，低温焊料可以与焊接层103直接接触，以实现对CZT晶体/CdTe晶体的焊接封装，但是当焊接层103为Cu、Sn、In等金属时，其在空气中比较容易氧化，如果焊接电极结构制备完成后长时间不进行焊接的话，焊接层会发生氧化，影响焊接可靠性，因此在焊接层上还可以形成一层保护层，以防止焊接层因受到氧化而降低焊接质量。[0069] 图2示出了一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的架构示意图，如图2所示，在CZT晶体/CdTe晶体层的像素区域上依次形成有接触层101、阻隔层102、焊接层103和保护层104。[0070] 其中，保护层104可以采用不易在空气中发生氧化的材料制成，例如可以采用Au或Pd制备保护层，由于保护层104与低温焊料的溶解度也较高，因此可以在保护层104上直接进行焊接，无需去除保护层。在本申请的实施例中，保护层的厚度大于或等于10nm且小于或等于500nm。[0071] 值得注意的是，本申请实施例中的保护层并不是必须的，例如当焊接层为Au等不易被氧化且与低温焊料具有较高溶解性的材料时，可以不用制备保护层，又例如，仅由接触层、阻隔层和焊接层形成的焊接电极结构在制备完成后，短时间内即可焊接封装时，也可以不用制备保护层。[0072] 在本申请的一个或多个实施例中，焊接电极结构为位于碲锌镉晶体层/碲化镉晶体层像素区域上的层状结构，碲锌镉晶体层/碲化镉晶体层上的非像素区域、各层的侧壁以及各层表面的裸露部分，容易受到外界环境中水汽、氧气等因素的影响，造成焊接电极结构发生吸水和氧化，同时在焊接时，低温焊料还可能溢出到相邻像素之间的间隔区域上，造成像素互连。为了提高封装后探测器的可靠性和使用寿命，在本申请实施例中，当焊接层上不存在保护层时，还可以在非像素区域，以及接触层、阻隔层和焊接层中除焊接区域之外的裸露区域镀覆绝缘层，也就是说，该绝缘层覆盖像素之间的间隔区域、焊接电极结构的侧壁和焊接焊接电极结构顶部除焊接区域之外的区域，以防止在焊接时，低温焊料溢出，造成像素互连。其中，绝缘层具体可以是三氧化二铝、氮化铝、二氧化硅、一氧化硅、聚四氟乙烯、氮化硅、碳化硅、聚酰亚胺等。[0073] 进一步地，当焊接层上存在保护层时，可以在非像素区域，以及接触层、阻隔层、焊接层和保护层中除焊接区域之外的裸露区域镀覆绝缘层，即在像素之间的间隔区域、焊接电极结构的侧壁和焊接焊接电极结构顶部除焊接区域之外的区域覆盖有绝缘层，防止低温焊料溢出造成像素互连。[0074] 图3示意性示出了一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的架构示意图，如图3所示，在CZT晶体层/CdTe晶体层的像素区域上依次镀覆有接触层101、阻隔层102、焊接层103、保护层104，同时在CZT晶体/CdTe晶体层上的非像素区域，接触层101、阻隔层102、焊接层103和保护层104的侧壁，以及保护层104上表面除焊接区域之外的边缘形成有绝缘层105。[0075] 当焊接电极结构中不存在保护层时，只需将图3中的保护层去除即可。[0076] 在本申请的一个或多个实施例中，焊接电极结构中各层均可采用物理气相沉积、化学气相沉积等方法制备形成，由于制备各膜层时，膜层内部和膜层之间存在应力，若应力过大会导致膜层裂纹、翘曲或变形，更甚者，晶体也会产生裂纹或表层晶体剥落，进而导致焊接电极结构的性能下降，因此在制备焊接电极结构时，可以对焊接电极结构中各层的面积进行控制，例如可以减小阻隔层、焊接层、保护层中一层或多层的面积，以减小膜层应力，提高焊接电极结构的性能。在减小阻隔层、焊接层、保护层中多层的面积时，可以沿远离接触层的方向，依次减小其中多层的面积，例如控制阻隔层的面积小于接触层的面积，焊接层的面积小于阻隔层的面积，保护层的面积小于焊接层的面积，等等。[0077] 在本申请的一个或多个实施例中，当阻隔层102为多层结构时，可以通过控制各层的面积沿远离接触层的方向逐渐减。约跣∧げ阌α，例如当阻隔层102由一个扩散阻挡层和一个阻焊层形成时，可以控制扩散阻挡层的面积小于接触层的面积，阻焊层的面积小于扩散阻挡层的面积，以降低膜层应力；当阻隔层由多个扩散阻挡层和多个阻焊层形成，可以控制各层的面积沿远离接触层的方向逐渐减。坏弊韪舨阌啥喔鲎韬覆阈纬墒，可以控制各阻焊层的面积沿远离接触层的方向逐渐减。越档湍げ阌α，提高焊接电极结构的性能。值得说明的是，与接触层直接接触的扩散阻挡层的面积可以等于接触层的面积，也可以小于接触层的面积，通过逐层缩小各层面积，可以有效避免膜层应力，提高膜层结合力，进而提高焊接电极结构的性能和可靠性。[0078] 在本申请的一个或多个实施例中，还可以通过改变制备工艺，采用可以提高膜层空隙率的方法来减小膜层应力，例如可以采用闪蒸法制备阻隔层，或者阻隔层和焊接层，闪蒸法就是控制真空镀膜机的电源功率，在瞬间上升到很大的数值后再降低，此时真空镀膜机内蒸发材料的蒸气压会瞬间增大，镀膜机监控的速率会瞬间达到1nm/s 100nm/s。由于~蒸发材料在很短时间的速率很大，导致蒸发在表面的材料无法充分移动填充空隙，空隙率较高，进而可以减小膜层应力。[0079] 图4示意性示出了一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的架构示意图，如图4所示，焊接电极结构中接触层101的面积与像素区域的面积相同，阻隔层102的面积小于接触层101的面积，焊接层103、保护层104的面积与阻隔层102的面积相同，并且绝缘层105覆盖非像素区域，以及接触层、阻隔层、焊接层和保护层中除焊接区域之外的裸露区域，该裸露区域包括各层的侧壁。[0080] 图5示意性示出了一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的架构示意图，如图5所示，焊接电极结构中接触层101的面积与像素区域的面积相同，阻隔层102的面积小于接触层101的面积，焊接层103、保护层104的面积小于阻隔层102的面积，并且绝缘层105覆盖非像素区域，以及接触层、阻隔层、焊接层和保护层中除焊接区域之外的裸露区域，该裸露区域包括各层的侧壁。[0081] 图6示意性示出了一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的架构示意图，如图6所示，焊接电极结构中接触层101的面积与像素区域的面积相同，阻隔层102的面积小于接触层101的面积，焊接层103的面积小于阻隔层102的面积，保护层104的面积小于焊接层103的面积，并且绝缘层105覆盖非像素区域，以及接触层、阻隔层、焊接层和保护层中除焊接区域之外的裸露区域，该裸露区域包括各层的侧壁。[0082] 值得说明的是，焊接区域可以是整个焊接层的表面，也可以是焊接层的局部。[0083] 本申请实施例中的用于碲锌镉晶体/碲化镉晶体的焊接电极结构，可以是由接触层、阻隔层和焊接层组成的，也可以是由接触层、阻隔层、焊接层和保护层组成的，还可以是由接触层、阻隔层、焊接层、保护层和绝缘层组成的。该焊接电极结构一方面通过在接触层上设置阻隔层和焊接层，能够在保证焊接电极结构与低温焊料有效焊接、实现对CZT晶体/CdTe晶体的焊接封装的同时，防止低温焊料扩散至接触层中影响接触层与CZT晶体/CdTe晶体的接触特性，并且能够防止低温焊料固化时带动被低温焊料熔融的接触层收缩，导致焊料周围的接触层脱落而无法测试，还能够避免接触层过厚，低温焊料在接触层中扩散与晶体直接接触改变接触特性，导致漏电流增大，影响探测器性能；另一方面，阻隔层由扩散阻挡层和阻焊层形成或者由阻焊层形成，在焊接时阻焊层与低温焊料缓慢互溶形成金属间化合物，能够提高阻隔层与低温焊料以及焊接层的结合力，防止阻隔层与焊接层发生分层，进而提高了焊接电极结构的焊接可靠性；再一方面，在制备各膜层时，通过缩小面积和/或改变制备工艺能够降低膜层应力，提高焊接电极结构的性能和可靠性，同时还降低了焊接电极结构的制备成本；最后一方面，通过在非像素区域、焊接电极结构的侧壁和顶部部分区域镀覆绝缘层，能够防止焊接电极结构受外界水汽、氧气等因素的影响，并且防止焊料溢出导致像素互连，提高了探测器的使用寿命和性能。[0084] 本申请还提供了一种用于碲锌镉晶体/碲化镉晶体的焊接电极结构的制备方法，该制备方法用于制备上述实施例中所述的用于碲锌镉晶体/碲化镉晶体的焊接电极结构。图7示意性示出了用于碲锌镉晶体/碲化镉晶体的焊接电极结构的制备方法的流程示意图，如图7所示，该流程至少包括步骤S701 S703：~[0085] 在步骤S701中，在碲锌镉晶体/碲化镉晶体层的像素区域上形成接触层。[0086] 在本申请的一个或多个实施例中，在制备形成CZT晶体/CdTe晶体后，对CZT晶体/CdTe晶体进行清洗，去除附着在CZT晶体/CdTe晶体表面的杂质，然后在清洗后的CZT晶体/CdTe晶体的表面上制备焊接电极结构。该焊接电极结构包括在晶体表面上依次形成的接触层、阻隔层和焊接层，在制备焊接电极结构时，首先需要在CZT晶体/CdTe晶体的表面上制备接触层，然后再在接触层上形成阻隔层和焊接层。[0087] 在本申请的一个或多个实施例中，接触层位于CZT晶体层/CdTe晶体层的像素区域上，在制备接触层时，首先可以在CZT晶体层/CdTe晶体层上形成暴露像素区域的第一光刻胶掩膜层，然后在第一光刻胶掩膜层和像素区域上沉积接触层材料，即可形成接触层。[0088] 在步骤S702中，在所述接触层上依次形成阻隔层和焊接层，以获取所述焊接电极结构；其中，所述阻隔层由扩散阻挡层和阻焊层形成，或者由阻焊层形成，用于防止低温焊料扩散至所述接触层，并提高焊接电极结构与所述低温焊料的结合力；所述阻焊层与所述低温焊料缓慢互溶形成金属间化合物；所述低温焊料为熔点小于150℃且包含铟、铋、镓至少一个的合金焊料。[0089] 在本申请的一个或多个实施例中，在第一光刻胶掩膜层和像素区域上沉积形成接触层后，可以在接触层上依次形成阻隔层和焊接层，以获取焊接电极结构。在本申请的实施例中，接触层、阻隔层和焊接层的面积可以相同，也可以不完全相同，还可以完全不同，当接触层、阻隔层和焊接层的面积存在不同时，阻隔层和/或焊接层的面积沿远离接触层的方向依次减小。相应地，需要通过多种不同的方法制备阻隔层和焊接层，具体地，可以通过以下三种方法进行焊接电极结构的制备：[0090] 第一种制备方法[0091] 步骤S1：在接触层上依次形成阻隔层和焊接层；[0092] 步骤S2：去除第一光刻胶掩膜层和位于第一光刻胶掩膜层上的接触层、阻隔层和焊接层，以获取位于像素区域上的焊接电极结构。[0093] 该方法制备的焊接电极结构中各膜层的面积相同。由于本申请实施例中各膜层可以采用任意方法制备形成，例如蒸发镀膜、溅射镀膜、离子镀膜、分子束外延、化学气相沉积、化学镀膜、电镀等等，但是在制备过程中，膜内和膜层之间会产生应力，如果应力过大的话，会导致膜层裂纹、翘曲、变形，甚至会引起晶体裂纹和晶体表面剥落，严重影响焊接电极结构的性能和焊接效果，因此在本申请的实施例中，可以通过减小膜层面积，以减小膜层应力。[0094] 第二种制备方法[0095] 步骤S1：去除第一光刻胶掩膜层以及位于所述第一光刻胶掩膜层上的接触层，仅保留位于像素区域上的接触层；[0096] 步骤S2：在碲锌镉晶体层或者碲化镉晶体层的非像素区域和接触层上形成暴露接触层局部区域的第二光刻胶掩膜层；[0097] 步骤S3：在第二光刻胶掩膜层和接触层局部区域上依次形成阻隔层和焊接层，去除第二光刻胶掩膜层以及第二光刻胶掩膜层上的阻隔层和焊接层，以获取位于像素区域上的焊接电极结构。[0098] 该方法制备的焊接电极结构中阻隔层和焊接层的面积相同，且小于接触层的面积，通过缩小阻隔层和焊接层的面积，能够减小膜层应力，提高焊接电极结构的力学性能。[0099] 第三种制备方法[0100] 步骤S1：去除第一光刻胶掩膜层以及位于所述第一光刻胶掩膜层上的接触层，仅保留位于像素区域上的接触层；[0101] 步骤S2：在碲锌镉晶体层或者碲化镉晶体层的非像素区域和接触层上形成暴露接触层局部区域的第二光刻胶掩膜层；[0102] 步骤S3：在第二光刻胶掩膜层和接触层局部区域上形成阻隔层，去除第二光刻胶掩膜层以及位于第二光刻胶掩膜层上的阻隔层；[0103] 步骤S4：在非像素区域和阻隔层上形成暴露阻隔层局部区域的第三光刻胶掩膜层；[0104] 步骤S5：在第三光刻胶掩膜层和阻隔层局部区域上形成焊接层，去除第三光刻胶掩膜层以及位于第三光刻胶掩膜层上的焊接层，以获取位于像素区域上的焊接电极结构。[0105] 该方法制备的焊接电极结构中阻隔层的面积小于接触层的面积，焊接层的面积小于阻隔层的面积，通过逐步缩小阻隔层和焊接层的面积，能够进一步减小膜层应力，提高焊接电极结构的力学性能。[0106] 进一步地，在制备阻隔层时，还可以将阻隔层分为多个子层，通过采用多次光刻掩膜工艺和制膜工艺，沿远离接触层的方向逐层减小各子层的面积，以进一步减小膜层应力，提高焊接电极结构的力学性能。[0107] 在本申请的一个或多个实施例中，还可以通过改变膜层的制备工艺减小膜层应力，例如可以通过闪蒸法等方法制备阻隔层，或者阻隔层和焊接层，这样可以增大镀膜空隙、减小膜层应力。[0108] 在本申请的一个或多个实施例中，在像素区域上形成接触层、阻隔层和焊接层后，考虑到焊接层所采用的大部分金属材料，在空气中长时间放置后，容易被水汽、氧气等侵蚀、氧化，因此可以在焊接层上制备一保护层，以保护焊接层。具体地，可以在碲锌镉晶体/碲化镉晶体层的非像素区域以及焊接层上形成暴露焊接层中焊接区域的第四光刻胶掩膜层，该焊接区域的面积小于或等于焊接层的面积，接着在第四光刻胶掩膜层上形成保护层，该保护层具体可以是Au或者Pd，最后去除第四光刻胶掩膜层以及位于第四光刻胶掩膜层上的保护层，以获取位于像素区域上形成有保护层的焊接电极结构。[0109] 在本申请的一个或多个实施例中，即使在焊接层上制备了保护层，但是碲锌镉晶体/碲化镉晶体层的非像素区域、焊接电极结构的侧壁以及上表面除焊接区域之外的部分还是裸露的，如果不对这些裸露区域进行保护的话，在焊接过程中，低温焊料可能溢出焊接区域，导致相邻像素互连，即使低温焊料不溢出，长时间使用的话，焊接电极结构也会发生氧化、吸水，影响焊接电极结构的电性能以及封装的可靠性，因此对于非像素区域、焊接电极结果的裸露区域，可以采用绝缘层进行保护。[0110] 当焊接电极结构中不存在保护层时，可以在碲锌镉晶体/碲化镉晶体层的非像素区域，以及接触层、阻隔层和焊接层中除焊接区域之外的裸露区域形成绝缘层；当焊接电极结构中存在保护层时，可以在碲锌镉晶体/碲化镉晶体层的非像素区域，以及接触层、阻隔层、焊接层和保护层中除焊接区域之外的裸露区域形成绝缘层。其中，绝缘层具体可以是三氧化二铝、氮化铝、二氧化硅、一氧化硅、聚四氟乙烯、氮化硅、碳化硅、聚酰亚胺等，当然还可以是其它的绝缘材料，本申请实施例对此不作具体限定。[0111] 在制备绝缘层时，可以直接制备暴露焊接区域的绝缘层，也可以先满镀绝缘层，然后对焊接区域的绝缘层进行刻蚀，得到所需的绝缘层。具体地：[0112] 直接镀制：在完成焊接层/保护层的镀制后，在焊接层/保护层的焊接区域上形成光刻胶掩膜层；接着在形成光刻胶掩膜层的层结构上镀制绝缘层；去除光刻胶掩膜层和光刻胶掩膜层上的绝缘层，以获取所需的绝缘层。[0113] 先满镀再刻蚀：在完成焊接层/保护层的镀制后，在层结构的整个表面上镀制绝缘层；在绝缘层上除焊接区域之外的位置形成光刻胶掩膜层；使用湿法刻蚀或者干法刻蚀技术，对焊接区域上的绝缘层进行刻蚀，并去除光刻胶掩膜层，以获取所需的绝缘层。[0114] 在对焊接电极结构的性能进行评价时，可以从焊接电极结构的电学性能、力学性能和可靠性出发进行评价，在本申请的实施例中，电学性能可以通过测量焊接电极结构的漏电流进行评价，力学性能可以通过测量焊接电极结构的结合力和焊球推拉力进行评价，可靠性可以通过测量多个晶体焊接封装形成的封装结构在进行高温高湿老化和反复高低温冷热冲击处理后的像素失效率进行评价，根据应用场景的不同，漏电流、结合力、焊球推拉力和像素失效率的评价标准不同。在本申请的实施例中，可以将漏电流阈值设置为1E?8A，漏电流的值小于漏电流阈值即为合格，且越小越好；结合力阈值设置为使用10N/25mm百格结合力测试胶带连续三次粘接测试小于50%的像素脱落，像素脱落率小于结合力阈值即为合格，且越小越好；焊球推拉力阈值设置为1N，测定环境为500*500μm2像素使用低温焊料焊接熔球后所测得的焊接推力，焊球推拉力大于焊球推拉力阈值即为合格，且越大越好；像素失效率阈值设置为2%，测定环境为每组封装10个CZT晶体/CdTe晶体，每个晶体包含1024个像素，在85℃+85%湿度老化240小时后，使用?20℃ 60℃温度冲击100次，每次冲击时~的温度梯度为10℃/min，像素失效率小于像素失效率阈值即为合格，且越小越好。[0115] 接下来，通过多组实施例和对比例对本申请中焊接电极结构的性能进行分析说明。[0116] 实施例1[0117] 在CZT晶体/CdTe晶体层上的像素区域上依次镀覆：50nm的Au作为接触层、30nm的Cr作为扩散阻挡层、450nm的Ni作为阻焊层、200nm的Cu作为焊接层、100nm的Au作为保护层和100nm的AlN作为绝缘层；其中，接触层、扩散阻挡层、阻焊层、焊接层和保护层的面积相同。[0118] 实施例2[0119] 在CZT晶体/CdTe晶体层上的像素区域上镀覆50nm的Au作为接触层；接着，缩小开窗，在接触层的局部区域上镀覆30nm的Cr作为扩散阻挡层、450nm的Ni作为阻焊层、200nm的Cu作为焊接层、100nm的Au作为保护层和100nm的AlN作为绝缘层；其中，扩散阻挡层、阻焊层、焊接层和保护层的面积相同，且小于接触层的面积。[0120] 实施例3[0121] 在CZT晶体/CdTe晶体层上的像素区域上镀覆50nm的Au作为接触层；接着，缩小开窗，在接触层的局部区域上依次镀覆30nm的Cr作为扩散阻挡层、三层厚度为150nm且面积逐渐减小的Ni作为阻焊层、200nm的Cu作为焊接层、100nm的Au作为保护层和100nm的AlN作为绝缘层；其中，焊接层和保护层的面积相同，扩散阻挡层的面积小于接触层的面积，阻焊层包含三个层，各层的面积沿远离接触层的方向逐渐减。揖∮诶┥⒆璧膊愕拿婊。[0122] 实施例4[0123] 在实施例2的基础上，采用闪蒸法制备阻焊层。[0124] 表1示出了实施例1 4的性能对照表，如表1所示：~[0125] 表1[0126][0127] 从表1分析可知，相对于实施例1中各层面积相同的焊接电极结构，实施例2中通过将焊接电极结构中除接触层之外的层的面积减。芄惶岣呓岷狭秃盖蛲评，并降低像素失效率，即提高了焊接电极结构的力学性能和可靠性，实施例3中通过沿远离接触层的方向逐层减小各阻焊子层的面积，能够进一步提高焊接电极结构的力学性能和可靠性。另外，实施例4中通过采用闪蒸法制备阻焊层，能够显著提升焊接电极结构的电学性能、力学性能以及可靠性。根据实施例1 4，说明通过缩小各个膜层的面积和/或改变膜层的制备工~艺，能够提高焊接电极结构的性能和可靠性。[0128] 在本申请的一个或多个实施例中，阻隔层可以是采用扩散阻挡层和阻焊层形成的，也可以是仅由阻焊层形成的。当采用扩散阻挡层和阻焊层形成阻隔层时，可以采用一个扩散阻挡层和一个阻焊层叠加形成，也可以采用多个扩散阻挡子层和多个阻焊子层交替叠加形成，当然还可以采用一个扩散阻挡层和多个阻焊子层叠加形成，或者采用多个扩散阻挡子层和一个阻焊层叠加形成。当采用阻焊层形成阻隔层时，可以采用一个或者多个阻焊子层形成阻隔层。[0129] 对于具有不同阻隔层结构的焊接电极结构，当阻隔层的厚度发生变化时，焊接电极结构的电学性能、力学性能和可靠性也是不同的。[0130] 实施例5[0131] 在实施例2的基础上，将阻焊层的厚度由450nm减小至25nm，扩散阻挡层的厚度由30nm减少至10nm。[0132] 实施例6[0133] 在实施例5的基础上，将扩散阻挡层的厚度由10nm增加至100nm。[0134] 实施例7[0135] 在实施例5的基础上，将扩散阻挡层的厚度由10nm增加至1000nm。[0136] 实施例8[0137] 在实施例2的基础上，将扩散阻挡层的厚度由30nm减少至10nm，阻焊层的厚度由450nm减小至25nm。[0138] 实施例9[0139] 在实施例8的基础上，将阻焊层的厚度由25nm增加至200nm。[0140] 实施例10[0141] 在实施例8的基础上，将阻焊层的厚度由25nm增加至1500nm。[0142] 实施例11[0143] 在实施例2的基础上，取消扩散阻挡层，将阻焊层的厚度由450nm减小至40nm。[0144] 实施例12[0145] 在实施例11的基础上，将阻焊层的厚度由40nm增加至600nm。[0146] 实施例13[0147] 在实施例11的基础上，将阻焊层的厚度由40nm增加值1500nm。[0148] 表2示出了实施例5 13的性能对照表，如表2所示：~[0149] 表2[0150][0151] 表2中，实施例5 10对应的焊接电极结构的结构相同，阻隔层包含一个扩散阻挡层~和一个阻焊层，区别仅在于扩散阻挡层或阻焊层的厚度不同。[0152] 分析实施例5 7这三个实施例的性能参数可知，当阻焊层厚度一定，扩散阻挡层过~。10nm）时，焊接电极结构的电学性能较差，扩散阻挡层过厚（1000nm）时，焊接电极结构的厚度增大，结合力变差，焊球推拉力和可靠性接近阈值，因此焊接电极结构的力学性能和可靠性都较差，而当扩散阻挡层的厚度介于10nm和1000nm之间，具体为100nm时，焊接电极结构具有优异的电学性能、力学性能和可靠性。[0153] 分析实施例8 10这三个实施例的性能参数可知，当扩散阻挡层厚度一定，阻焊层~过。25nm）时，焊接电极结构的电学性能较差，阻焊层过厚（1500nm）时，焊接电极结构的厚度增大，结合力变差，焊球推拉力和可靠性接近阈值，因此焊接电极结构的力学性能和可靠性都较差，而当阻焊层的厚度介于25nm和1500nm之间，具体为200nm时，焊接电极结构具有优异的电学性能、力学性能和可靠性。[0154] 根据上述实施例可知，当采用一个扩散阻挡层和一个阻焊层形成阻隔层时，通过控制扩散阻挡层的厚度大于或等于10nm且小于或等于1000nm，阻焊层的厚度大于或等于25nm且小于或等于1500nm，可以提高焊接电极结构的性能和可靠性。[0155] 分析实施例11 13这三个实施例的性能参数可知，当阻隔层仅由阻焊层形成时，实~施例11的漏电流接近漏电流阈值1E?08A，说明仅采用较薄的阻焊层材料形成阻隔层，低温焊料容易在阻焊层中扩散并进入接触层，影响接触层与CZT晶体/CdTe晶体的接触性能；实施例13的像素脱落率过大，焊球推拉力和可靠性接近阈值，说明过厚的阻焊层容易导致焊接电极结构过厚，力学性能和可靠性变差。根据实施例11 13可知，只有选用合适厚度的阻~焊层形成阻隔层，例如600nm，才能提高焊接电极结构的性能和可靠性。在本申请的实施例中，可以控制阻焊层的厚度大于或等于40nm且小于或等于1500nm，以保证焊接电极结构的性能和可靠性。[0156] 当阻隔层由多个扩散阻挡层和多个阻焊层形成时，基于该阻隔层形成的焊接电极结构的性能和可靠性较表2中的焊接电极结构的性能和可靠性也不同。[0157] 实施例14[0158] 在实施例2的基础上，在制备阻隔层时，通过交替镀制20nm的Cr层和30nm的Ni层形成厚度为150nm的阻隔层，即阻隔层中包含三个Cr层和三个Ni层，其中第一Cr层与接触层相接触。[0159] 实施例15[0160] 在实施例14的基础上，在制备阻隔层时，通过交替镀制10nm的Cr层和490nm的Ni层形成厚度为1500nm的阻隔层，即阻隔层中包含三个Cr层和三个Ni层，其中第一Cr层与接触层相接触。[0161] 实施例16[0162] 在实施例14的基础上，在制备阻隔层时，通过交替镀制490nm的Cr层和10nm的Ni层形成厚度为1500nm的阻隔层，即阻隔层中包含三个Cr层和三个Ni层，其中第一Cr层与接触层相接触。[0163] 表3示出了实施例14 16的性能对照表，如表3所示：~[0164] 表3[0165][0166] 从表3分析可知，实施例14 16的漏电流均小于漏电流阈值1E?08A，即实施例14~ ~16对应的焊接电极结构的电学性能均符合要求。同时，实施例14 16的焊球推拉力均大于~1N，但是实施例15和实施例16的结合力测试结果为连续三次粘结测试，像素脱落率接近阈值50%，并且可靠性测试结果接近可靠性阈值，说明阻隔层的厚度过大，会导致焊接电极结构的力学性能和可靠性降低。根据实施例14 16可知，当采用多个扩散阻挡层和多个阻焊层~形成阻隔层时，扩散阻挡层的厚度大于或等于10nm且小于或等于490nm，阻焊层的厚度大于或等于10nm且小于或等于490nm，并且阻隔层总厚度大于或等于30nm且小于或等于1500nm时，焊接电极结构的性能和可靠性较好，符合生产制造要求。另外，通过交替形成多个扩散阻挡层和多个阻焊层制备阻隔层，能够进一步降低阻隔层的厚度，进而降低焊接电极结构的厚度，提高焊接电极结构的力学性能和可靠性，例如，实施例14比实施例2的性能和可靠性更优，但是实施例14中阻隔层的厚度仅为150nm，焊接电极结构的总厚度为500nm，远小于实施例2中阻隔层的厚度（450nm）和焊接电极结构的总厚度（830nm）。[0167] 在本申请的一个或多个实施例中，除了通过调整阻隔层的结构、厚度以优化焊接电极结构的性能和可靠性，还可以通过调整焊接层、保护层的厚度以优化焊接电极结构的性能和可靠性。[0168] 实施例17[0169] 在实施例2的基础上，将焊接层的厚度由200nm减小至50nm。[0170] 实施例18[0171] 在实施例2的基础上，将焊接层的厚度由200nm增加至250nm。[0172] 实施例19[0173] 在实施例2的基础上，将焊接层的厚度由200nm增加至1500nm。[0174] 表4示出了实施例17 19的性能对照表，如表4所示：~[0175] 表4[0176][0177] 从表4分析可知，实施例17 19是基于实施例2调整焊接层厚度，实施例17的焊球推~拉力测试值只有1.1N，说明采用较薄的焊接层会影响焊接电极结构与低温焊料的焊接强度；实施例19的结合力和焊球推拉力接近阈值，说明过厚的焊接层容易导致焊接电极结构过厚，力学性能和可靠性变差。根据实施例17 19可知，只有选用合适厚度的焊接层，例如~250nm，才能提高焊接电极结构的性能和可靠性。在本申请的实施例中，可以控制焊接层的厚度大于或等于50nm且小于或等于1500nm，以保证焊接电极结构的性能和可靠性。[0178] 值得说明的是，焊接电极结构中的保护层可以保护焊接层，防止焊接层被氧化、水汽侵蚀等，但是保护层厚度不同，焊接电极结构的可焊性也不同，其中，可焊性为正常可焊接的焊接电极结构在所有焊接电极结构中的占比，在本申请的实施例中，可以将可焊性阈值设置为焊接电极结构在空气中储存至少3个月后可焊性为99.5%，如果可焊性低于该可焊性阈值，说明对应的保护层厚度不合适，无法有效保障焊接电极结构的性能。在上述实施例中，保护层的厚度均为100nm，焊接电极结构放置三个月后，可焊性>99.5%，说明该厚度的保护层能够有效保障焊接电极结构的性能。[0179] 实施例20[0180] 在实施例2的基础上，将保护层的厚度由100nm减小至10nm。[0181] 实施例21[0182] 在实施例2的基础上，将保护层的厚度由100nm增加至200nm。[0183] 实施例22[0184] 在实施例2的基础上，将保护层的厚度由100nm增加至500nm。[0185] 表5示出了实施例20 22的性能对照表，如表5所示：~[0186] 表5[0187][0188] 保护层是由可焊接的惰性金属构成，可以起到防止焊接层或阻隔层被氧化的目的。表5中，实施例20 22是基于实施例2调整保护层厚度，测试焊接电极结构在储存3个月后~的可焊性、电学性能、力学性能和可靠性。实施例20保护层厚度10nm，在储存3个月后焊接电极结构的可焊性为99.5%，等于可焊性阈值，说明该厚度的保护层基本能够保障焊接电极结构的焊接性能；若厚度小于10nm，那么可焊性会低于99.5%，则无法保障焊接电极结构的焊接性能。实施例22中保护层厚度500nm，虽然在储存3个月后焊接电极结构的可焊性大于99.5%，但是其对应的结合力和焊球推拉力接近阈值，说明过厚的保护层容易导致焊接电极结构过厚，力学性能和可靠性变差。根据实施例20 22可知，只有选用合适厚度的保护层，例~如100nm、200nm等，才能提高焊接电极结构的性能和可靠性。在本申请的实施例中，可以控制保护层的厚度大于或等于10nm且小于或等于500nm，以保证焊接电极结构的可焊性、电学性能、力学性能和可靠性。[0189] 在本申请的一个或多个实施例中，在采用多层扩散阻挡层和多层阻焊层交替叠加形成阻隔层的同时，可以控制阻隔层中各层的面积沿远离接触层的方向逐渐减。蕴岣吆附拥缂峁沟男阅芎涂煽啃，进一步地，还可以通过改变膜层的制备工艺，提高部分膜层的空隙率，以提高焊接电极结构的性能和可靠性。[0190] 实施例23[0191] 在实施例14的基础上，从接触层开始逐层减小开窗，在制备阻隔层时，通过交替镀制15nm的Cr层和20nm的Ni层形成厚度为140nm的阻隔层，即阻隔层中包含四个Cr层和四个Ni层，并且各层的面积沿远离接触层的方向逐渐减小。[0192] 实施例24[0193] 在实施例23的基础上，Cr层和Ni层使用闪蒸法制备。[0194] 表6示出了实施例23 24的性能对照表，如表6所示：~[0195] 表6[0196][0197] 从表6分析可知，实施例23是基于实施例14逐层减小开窗降低膜层应力，实施例23的结合力、焊球推拉力、像素失效率都优于实施例14。实施例24是基于实施例23，Cr层和Ni层使用闪蒸法制备，进一步降低了膜层应力，提高了焊接电极结构的电学性能、力学性能和可靠性。这也说明，通过逐层减小开窗，以及通过改变膜层制备工艺，提高膜层空隙率，能够提高焊接电极结构的性能和可靠性。[0198] 综上可知，通过在接触层上制备阻隔层可以防止低温焊料扩散至接触层中影响接触层与CZT晶体/CdTe晶体的接触特性，并且，采用扩散阻挡层和阻焊层形成阻隔层或者采用阻焊层形成阻隔层，还可以提高阻隔层与低温焊料的结合力，防止焊接电极结构在焊接时发生分层，影响焊接质量。同时，通过逐层减小开窗制备各层、使用闪蒸法制备阻隔层、阻隔层和焊接层，或者在制备同一层时，通过逐步减小开窗进行多次制备，均可降低膜层应力，提高焊接电极结构的性能。进一步地，通过采用交替制备扩散阻挡子层和阻焊子层形成阻隔层，并逐层减小开窗和/或使用闪蒸法制备阻隔层、阻隔层和焊接层，能够在进一步提高焊接电极结构性能和可靠性的同时，降低制造焊接电极结构的成本。[0199] 本申请实施例中用于碲锌镉晶体/碲化镉晶体的焊接电极结构的制备方法，一方面能够避免低温焊料直接与接触层焊接，防止低温焊料与接触层不互溶，无法实现对CZT晶体/CdTe晶体的焊接封装，同时还防止低温焊料扩散至接触层中影响接触层和CZT晶体/CdTe晶体的接触性能，并且阻隔层中设置有阻焊层，能够提高阻隔层与低温焊料的结合力，防止焊接时阻隔层和焊接层之间发生分层，影响焊接质量；另一方面，在制备接触层、阻隔层和焊接层时，逐层缩小开窗，减小了镀膜应力，提高了焊接电极结构的可靠性；再一方面，在制备焊接电极结构时，在焊接层上制备了保护层，还在非像素区域以及焊接电极结构除焊接区域之外的裸露区域，镀制了绝缘层，能够防止焊接电极结构被氧化以及吸入水汽，进而避免了低温焊料溢出焊接区域导致像素互连，进一步提高了焊接电极结构的可靠性和使用寿命。[0200] 本申请还提供了一种探测器，该探测器包括：CZT晶体或者CdTe晶体；焊接电极结构，位于CZT晶体/CdTe晶体上，该焊接电极结构为上述实施例中所记载的焊接电极结构，同时也是通过上述实施例中用于碲锌镉晶体/碲化镉晶体的焊接电极结构的制备方法所制备的焊接电极结构；信号采集读出系统，通过低温焊料与焊接电极结构焊接，该信号采集读出系统具体可以是印刷电路板或者Si基ASIC芯片，等等。其中，低温焊料为熔点低于150℃且包含铟、铋、镓至少一个的合金焊料，例如可以是熔点为72℃的In66.3Bi33.7合金焊料，熔点为60℃的In51Bi32.5Sn16.5合金焊料，等等，本申请实施例对此不作具体限定。[0201] 本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施例。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由权利要求指出。[0202] 应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

专利地区：陕西

专利申请日期：2024-07-01

专利公开日期：2024-11-29

专利公告号：CN118412389B