开云优惠体育网页版入口

专利名称：绝缘栅双极型晶体管及其制备方法和用电器

专利类型：发明专利

专利申请号：CN202411210428.9

专利申请（专利权）人：珠海格力电器股份有限公司
权利人地址：广东省珠海市横琴新区汇通三路108号办公608

专利发明（设计）人：陈昊宇,李春艳,廖勇波,马颖江,谢梓翔

专利摘要：本发明提供了一种绝缘栅双极型晶体管及其制备方法和用电器，涉及半导体领域。绝缘栅双极型晶体管包括：超结结构、场截止层、P型集电极、背面金属、N型载流子存储层、P型基区、N型发射极、第一栅、第二栅、介质层以及正面金属；超结结构由漂移区和半导体区组成，场截止层、P型集电极和背面金属依次层叠，位于超结结构的第二侧，且场截止层靠近超结结构；N型载流子存储层、P型基区、介质层和正面金属依次层叠，位于超结结构的第一侧，且N型载流子存储层靠近超结结构。本申请超结结构形成的横向电场会加快空穴的移除进而减少了空穴在P型基区和介质层底部的积累，进而优化了绝缘栅双极型晶体管的EMI，减小了正向开通损耗。

主权利要求：
1.一种绝缘栅双极型晶体管，其特征在于，包括：超结结构、场截止层、P型集电极、背面金属、N型载流子存储层、P型基区、N型发射极、第一栅、第二栅、介质层以及正面金属；
所述超结结构包括:相对的第一侧和第二侧；所述超结结构由漂移区和半导体区组成，所述第二侧仅为所述漂移区，所述漂移区中具有沟槽，所述半导体区填充在所述沟槽中，并与所述漂移区一起形成所述第一侧；
所述场截止层、所述P型集电极和所述背面金属依次层叠，位于所述超结结构的第二侧，且所述场截止层靠近所述超结结构；
所述N型载流子存储层、所述P型基区、所述介质层和所述正面金属依次层叠，位于所述超结结构的第一侧，且所述N型载流子存储层靠近所述超结结构；所述第一栅和所述第二栅均从所述介质层中靠近所述超结结构的一侧开始穿透所述P型基区，并延伸至所述超结结构内；所述第二栅与所述正面金属连接；所述N型发射极位于所述介质层中靠近所述超结结构的一侧并延伸至所述P型基区内，且所述N型发射极位于所述第一栅远离所述第二栅的一侧；
在与所述绝缘栅双极型晶体管的厚度所在的方向垂直的方向上，所述绝缘栅双极型晶体管包括：靠近所述第一栅的第一端，以及靠近所述第二栅的第二端，所述第一端和所述第二端相对；
所述漂移区为P型漂移区，所述半导体区为N型半导体区；
所述N型半导体区和所述N型载流子存储层形成了双空穴阻挡层。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述N型半导体区从所述第一端开始，至少延伸至与所述第一栅远离所述第一端的一侧相切，且至多延伸至与所述第二栅靠近所述第二端的一侧相切。
3.根据权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述N型载流子存储层的掺杂浓度，大于所述N型半导体区的掺杂浓度，且所述N型载流子存储层的掺杂浓度为所述N型半导体区的掺杂浓度的至少100倍。
4.根据权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述N型半导体区从所述第一端开始，延伸至与所述第二栅远离所述第二端的一侧相切。
5.根据权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述N型半导体区从所述第一端开始，延伸至与所述第二栅靠近所述第二端的一侧相切。
6.根据权利要求1至5中任一所述的绝缘栅双极型晶体管，其特征在于，在与所述绝缘栅双极型晶体管的厚度所在的方向垂直的方向上，所述绝缘栅双极型晶体管包括：靠近所述第一栅的第一端，以及靠近所述第二栅的第二端，所述第一端和所述第二端相对；
所述绝缘栅双极型晶体管还包括：P型接触孔，位于所述背面金属的所述第一端，且朝向靠近所述超结结构的方向延伸，延伸进入所述P型基区。
7.一种绝缘栅双极型晶体管的制备方法，其特征在于，包括：
在漂移区中刻蚀出沟槽；
在沟槽中填充半导体区形成超结结构；所述超结结构包括:相对的第一侧和第二侧；
所述第二侧仅为所述漂移区，所述半导体区与所述漂移区一起形成所述第一侧；
在所述超结结构的第一侧依次形成N型载流子存储层、P型基区；
在所述P型基区上制备形成N型发射极、第一栅、第二栅、介质层和正面金属；所述第一栅和所述第二栅均从所述介质层中靠近所述超结结构的一侧开始穿透所述P型基区，并延伸至所述超结结构内；所述第二栅与所述正面金属连接；所述N型发射极位于所述介质层中靠近所述超结结构的一侧并延伸至所述P型基区内，且所述N型发射极位于所述第一栅远离所述第二栅的一侧；
在所述超结结构的第二侧依次形成场截止层、P型集电极和背面金属；
在与所述绝缘栅双极型晶体管的厚度所在的方向垂直的方向上，所述绝缘栅双极型晶体管包括：靠近所述第一栅的第一端，以及靠近所述第二栅的第二端，所述第一端和所述第二端相对；
所述漂移区为P型漂移区，所述半导体区为N型半导体区；
所述N型半导体区和所述N型载流子存储层形成了双空穴阻挡层。
8.根据权利要求7所述的绝缘栅双极型晶体管的制备方法，其特征在于，采用离子刻蚀方式在漂移区中刻蚀出沟槽。
9.一种用电器，其特征在于，包括：权利要求1至6中任一项所述的绝缘栅双极型晶体管。 说明书 : 绝缘栅双极型晶体管及其制备方法和用电器技术领域[0001] 本发明实施例涉及半导体领域，尤其涉及一种绝缘栅双极型晶体管及其制备方法和用电器。背景技术[0002] 绝缘栅双极型晶体管（IGBT）具有驱动功率小等优点，因此广泛应用在各个领域。[0003] 然而，已有的IGBT在正向导通过程中会出现空穴在沟槽底部积累的现象，恶化了绝缘栅双极型晶体管的EMI（电磁干扰）特性，而且，开关损耗较大，因此，已有的IGBT的性能有待提升。发明内容[0004] 鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种绝缘栅双极型晶体管及其制备方法和用电器。[0005] 第一方面，本申请实施例公开了一种绝缘栅双极型晶体管，包括：[0006] 超结结构、场截止层、P型集电极、背面金属、N型载流子存储层、P型基区、N型发射极、第一栅、第二栅、介质层以及正面金属；[0007] 所述超结结构包括:相对的第一侧和第二侧；所述超结结构由漂移区和半导体区组成，所述第二侧仅为所述漂移区，所述漂移区中具有沟槽，所述半导体区填充在所述沟槽中，并与所述漂移区一起形成所述第一侧；[0008] 所述场截止层、所述P型集电极和所述背面金属依次层叠，位于所述超结结构的第二侧，且所述场截止层靠近所述超结结构；[0009] 所述N型载流子存储层、所述P型基区、所述介质层和所述正面金属依次层叠，位于所述超结结构的第一侧，且所述N型载流子存储层靠近所述超结结构；所述第一栅和所述第二栅均从所述介质层中靠近所述超结结构的一侧开始穿透所述P型基区，并延伸至所述超结结构内；所述第二栅与所述正面金属连接；所述N型发射极位于所述介质层中靠近所述超结结构的一侧并延伸至所述P型基区内，且所述N型发射极位于所述第一栅远离所述第二栅的一侧。[0010] 可选地，在与所述绝缘栅双极型晶体管的厚度所在的方向垂直的方向上，所述绝缘栅双极型晶体管包括：靠近所述第一栅的第一端，以及靠近所述第二栅的第二端，所述第一端和所述第二端相对；[0011] 所述漂移区为P型漂移区，所述半导体区为N型半导体区；所述N型半导体区从所述第一端开始，至少延伸至与所述第一栅远离所述第一端的一侧相切，且至多延伸至与所述第二栅靠近所述第二端的一侧相切。[0012] 可选地，所述N型载流子存储层的掺杂浓度，大于所述N型半导体区的掺杂浓度，且所述N型载流子存储层的掺杂浓度为所述N型半导体区的掺杂浓度的至少100倍。[0013] 可选地，所述N型半导体区从所述第一端开始，延伸至与所述第二栅远离所述第二端的一侧相切。[0014] 可选地，所述N型半导体区从所述第一端开始，延伸至与所述第二栅靠近所述第二端的一侧相切。[0015] 可选地，在与所述绝缘栅双极型晶体管的厚度所在的方向垂直的方向上，所述绝缘栅双极型晶体管包括：靠近所述第一栅的第一端，以及靠近所述第二栅的第二端，所述第一端和所述第二端相对；[0016] 所述漂移区为N型漂移区，所述半导体区为P型半导体区；所述P型半导体区从所述第二端开始，至少延伸至与所述第二栅远离所述第二端的一侧相切，且至多延伸至与所述第一栅靠近所述第一端的一侧相切。[0017] 可选地，在与所述绝缘栅双极型晶体管的厚度所在的方向垂直的方向上，所述绝缘栅双极型晶体管包括：靠近所述第一栅的第一端，以及靠近所述第二栅的第二端，所述第一端和所述第二端相对；[0018] 所述绝缘栅双极型晶体管还包括：P型接触孔，位于所述背面金属的所述第一端，且朝向靠近所述超结结构的方向延伸，延伸进入所述P型基区。[0019] 第二方面，本申请实施例公开了一种绝缘栅双极型晶体管的制备方法，包括：[0020] 在漂移区中刻蚀出沟槽；[0021] 在沟槽中填充半导体区形成超结结构；所述超结结构包括:相对的第一侧和第二侧；所述第二侧仅为所述漂移区，所述半导体区与所述漂移区一起形成所述第一侧；[0022] 在所述超结结构的第一侧依次形成N型载流子存储层、P型基区；[0023] 在所述P型基区上制备形成N型发射极、第一栅、第二栅、介质层和正面金属；所述第一栅和所述第二栅均从所述介质层中靠近所述超结结构的一侧开始穿透所述P型基区，并延伸至所述超结结构内；所述第二栅与所述正面金属连接；所述N型发射极位于所述介质层中靠近所述超结结构的一侧并延伸至所述P型基区内，且所述N型发射极位于所述第一栅远离所述第二栅的一侧；[0024] 在所述超结结构的第二侧依次形成场截止层、P型集电极和背面金属。[0025] 可选地，采用离子刻蚀方式在漂移区中刻蚀出沟槽。[0026] 第三方面，本申请实施例还公开了一种用电器，包括任一项前述的绝缘栅双极型晶体管。[0027] 本申请实施例中，在正向导通过程中，超结结构形成的横向电场会加快空穴的移除进而减少了空穴在P型基区和介质层底部的积累，进而优化了绝缘栅双极型晶体管的EMI；此外，超结结构形成的横向电场会加快载流子的移动，因此还从一定程度上减小了正向开通损耗，另外，本申请的P型漂移区优化了IGBT关断过程中的动态电场分布，有效减小了关断时间和关断损耗。同时，本发明仍可以实现较好的电导调制，有利于获得低导通压降，优化了器件导通压降和关断损耗的折中关系。简单地说本发明可以使原本具有低导通压降高关断损耗的IGBT在保证其低导通压降的同时去降低关断损耗。附图说明[0028] 为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。[0029] 图1至图4是本发明实施例提供的四种绝缘栅双极型晶体管的结构示意图；[0030] 图5为已有的一种绝缘栅双极型晶体管中导通过程中空穴路径分布图；[0031] 图6为本申请的一种绝缘栅双极型晶体管中导通过程中空穴路径分布图；[0032] 图7示出了本申请和相关技术的绝缘栅双极型晶体管正向导通过程中电性能参数的对比示意图；[0033] 图8示出了本申请和相关技术的绝缘栅双极型晶体管关断过程中电性能参数的对比示意图；[0034] 图9至图15本申请的一种绝缘栅双极型晶体管制备步骤示意图。[0035] 附图标记说明：[0036] 1?背面金属，2?P型集电极，3?场截止层，4?漂移区，41?沟槽，5?半导体区，6?N型载流子存储层，7?P型基区，8?P型接触孔，9?N型发射极，10?正面金属，11?第一栅，12?介质层，13?第二栅，14?氧化层。具体实施方式[0037] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。[0038] 参考图1至图4，绝缘栅双极型晶体管可以包括：超结结构、场截止层3（FieldStop，N型注入）、P型集电极2（Collector，P型注入）、背面金属1、N型载流子存储层6（CSL，N型掺杂）、P型基区7（P?Base）、N型发射极9（Emitter，N型注入）、第一栅11（真栅，连接栅极Gate金属）、第二栅13（假栅，连接发射极Emitter金属）、介质层12（氧化层）以及正面金属10。[0039] 该超结结构包括:相对的第一侧和第二侧，图1至图4、图11至图15中，超结结构的上侧为其第一侧，超结结构的下侧为其第二侧。超结结构由漂移区4和半导体区5组成。漂移区4和半导体区5的掺杂类型不同，漂移区4和半导体区5两者中，一个为P型掺杂另一个为N型掺杂。该超结结构的第二侧仅为该漂移区4，该漂移区4中具有沟槽，半导体区5填充在该沟槽中，并与该漂移区4一起形成该超结结构的第一侧。例如，图1至图4、图11至图15中，该漂移区4的形状为L型，该半导体区5填平该L型，L型的一侧为该超结结构的第二侧，L型的另一侧以及该半导体区5一起形成了该第一侧。[0040] 参照图1至图4，场截止层3、P型集电极2和背面金属1依次层叠，位于超结结构的第二侧，且场截止层3靠近超结结构，P型集电极2位于场截止层3和背面金属1之间。背面金属1与P型集电极2电性连接。P型集电极2在绝缘栅双极型晶体管开启时，向漂移区4注入空穴，形成电导调制进而减小导通压降。场截止层3可以使电场快速中止，场截止层3也叫缓冲层，作用是优化电场分布。背面金属1的具体材料不作限定。[0041] N型载流子存储层6、P型基区7、介质层12和正面金属10依次层叠，位于超结结构的第一侧，且N型载流子存储层6靠近该超结结构。第一栅11和第二栅13均从介质层12中靠近超结结构的一侧开始穿透P型基区7，并延伸至超结结构内。第二栅13与正面金属10连接，N型发射极9位于介质层12中靠近超结结构的一侧并延伸至P型基区7内，且N型发射极9位于第一栅11远离第二栅13的一侧。N型载流子存储层6中载流子浓度较高，相对空穴来说是一个势垒。正面金属10和N型发射极9电性连接。介质层12可以起到绝缘作用。第一栅11电性连接栅极金属。[0042] 本申请实施例中，在正向导通过程中，超结结构形成的横向电场会加快空穴的移除进而减少了空穴在P型基区7和介质层12底部的积累，进而优化了绝缘栅双极型晶体管的EMI；此外，超结结构形成的横向电场会加快载流子的移动，因此还从一定程度上减小了正向开通损耗。[0043] 更为具体的，图5为已有的一种绝缘栅双极型晶体管中导通过程中空穴路径分布图。参照图5，发明人发现已有的IGBT在正向导通过程中会出现空穴在栅氧附近的积累的现象，恶化了绝缘栅双极型晶体管的EMI（电磁干扰）特性的主要原因在于：图5中，当绝缘栅双极型晶体管导通时，集电极（Collector）端注入空穴（从下方向上的箭头）的路径主要分为假栅和真栅两条，其中连接发射极（Emitter）的多晶硅为假栅，连接栅极（Gate）的多晶硅为真栅。P型基区中的空穴（在左右方向上从中间向外的箭头）的路径主要沿着真栅一侧，且主要集中在真栅底部，只有极少数空穴沿着假栅一侧移动，因此恶化了绝缘栅双极型晶体管的EMI。[0044] 针对上述技术问题，参照图6，本申请中，当绝缘栅双极型晶体管导通时，P型集电极2端注入空穴（从下方向上的箭头）的路径几乎全部沿着假栅（第二栅13）一侧移动，这是因为超结结构形成的横向电场使注入的空穴被抽取至假栅（第二栅13）一侧，大幅减少了空穴在P型基区7和介质层12底部的积累。P型基区中的空穴（在左右方向上从中间向外的箭头）的路径同样主要也是沿着假栅（第二栅13）一侧移动，这也是横向电场导致的。本申请的超结结构作为第一空穴阻挡层，而且载流子浓度较高，相当于空穴的一个势垒，减少了空穴在P型基区下方的积累，即为第二空穴阻挡层。综上，超结结构可以有效大幅减少绝缘栅双极型晶体管在导通过程中空穴在P型基区7和介质层12底部的积累，进而改善器件的EMI特性。[0045] 就是说，如下公式1至公式4，在绝缘栅双极型晶体管导通过程中，空穴会在电势较低的P型基区7和介质层12附近积累，直接影响该处的电势 ，进而产生位移电流。在绝缘栅双极型晶体管导通的过程中，较大的位移电流会直接增大该阶段的 / ，进而直接影响绝缘栅双极型晶体管的EMI特性。[0046] = + (公式1)[0047] 该公式1中，Ig是指栅极电流， 是指驱动电流， 是指位移电流，Cge是指栅极?发射极之间的电容， 是指栅极?发射极之间的电压变化率，Cgc是指栅极?集电极之间的电容即米勒电容， 是指栅极?集电极之间的电压变化率。[0048] + = + (公式2)[0049] 该公式2中，Cgcox1为栅极?集电极电容，为米勒电容Cgc的主要组成部分， 为栅极附近电势变化率减去栅极?发射极之间的电压变化率；其中，Vacc为栅极周围电势，Vge为栅极?发射极之间的电压。该公式2中其余参数的定义参照前述公式1的相关记载，此处不再赘述。[0050] + = + (公式3)[0051] 该公式3中，Vce为集电极?发射极之间的电压，该公式3中其余参数的定义参照前述公式1、公式2的相关记载，此处不再赘述。[0052] 在绝缘栅双极型晶体管导通过程中，由于 / 远大于 / ，所以有 / ≈/ ，进而得出：[0053] ≈ + |(公式4)[0054] 由公式4可知，栅极电阻 和位移电流 会影响 / ，当位移电流远远大于驱动电流时，栅极电阻 将失去对 / 和 / 的控制，进而引起IGBT的震荡，因为位移电流产生原因就是空穴在电势较低P型基区7和介质层12附近积累进而影响该处的电势，电势的变化产生位移电流。由公式4可以得出，当位移电流很大时，很难通过调节栅极电阻Rg来降低dVce/dt，即Rg将会失去对IGBT集电极电流和电压的控制能力。本发明大幅减少了空穴在P型基区7和介质层12处的积累，即明显减弱了P型基区7和介质层12处的电势变化的大。跣×宋灰频缌髟诠4中比重，可以通过调节栅极电阻Rg来降低dVce/dt。此外，空穴在横向电场的加速下，会快速移动，所以会在一定程度上减小开通损耗。就是说，本发明可以减少绝缘栅双极型晶体管在导通过程中空穴在P型基区7和介质层12附近的积累，优化器件的EMI特性。[0055] 图7示出了本申请和相关技术的绝缘栅双极型晶体管正向导通过程中电性能参数的对比示意图，图7的横坐标为时间轴，图7的左边的纵坐标为电流，图7的右边的纵坐标为电压，图7中带有短线的实曲线为相关技术的绝缘栅双极型晶体管正向导通过程中电压变化示意，图7中另一实曲线为相关技术的绝缘栅双极型晶体管正向导通过程中电流变化示意，图7中深色虚曲线为本申请的绝缘栅双极型晶体管正向导通过程中电压变化示意，图7中浅色虚曲线为本申请的绝缘栅双极型晶体管正向导通过程中电流变化示意。更为具体的，相对于相关技术，参照图7，本申请中的上述超结结构形成的横向电场会加速导通时空穴的抽。幢旧昵氲牡纪ü讨械缪瓜陆档母斓缌魃仙母，减小开通损耗，横向电场带来的 / 和 / 和位移电流没有关系，因此，栅极电阻 仍具备对IGBT集电极电流和电压的控制能力。本发明已经优化减弱了空穴在P型基区7和介质层12附近的积累，就不会出现大的位移电流，所以可以通过调整Rg来削弱位移电流在整个栅极电阻 中的比重。[0056] 需要说明的是，半导体区5的厚度占漂移区4的厚度的比例不作具体限定。例如，半导体区5的厚度可以占漂移区4的总厚度的一半，或者，半导体区5的厚度可以比漂移区4的总厚度的一半。倩蛘，半导体区5的厚度可以比漂移区4的总厚度的一半大，对此均不作具体限定。只需保证两者能够形成超结结构即可。[0057] 绝缘栅双极型晶体管的厚度所在的方向即为图1至图4中的上下方向。在与绝缘栅双极型晶体管的厚度所在的方向垂直的方向即为图1至图4中的左右方向。可选的，参照图1、图2，在与绝缘栅双极型晶体管的厚度所在的方向垂直的方向上，绝缘栅双极型晶体管包括：靠近第一栅11的第一端，以及靠近第二栅13的第二端，图1、图2中第一端为绝缘栅双极型晶体管的右端，第二端为绝缘栅双极型晶体管的左端。此处的第一端和第二端相对，图1、图2中，漂移区4为P型漂移区，半导体区5为N型半导体区，该N型半导体区从第一端开始，至少延伸至与第一栅11远离第一端的一侧相切，且至多延伸至与第二栅13靠近第二端的一侧相切，就是，该N型半导体区从绝缘栅双极型晶体管的第一端（右端）开始，至少延伸至与第一栅11远离第一端的一侧相切（即至少延伸至与第一栅11的左侧相切），且至多延伸至与第二栅13靠近第二端的一侧相切（即至多延伸至与第二栅13的左侧相切）。在该绝缘栅双极型晶体管中，P型漂移区的IGBT在关断时由于其N型的场截止层3内的电场较大，使得N型的场截止层3内中大多数的过剩载流子可以被抽取出去，仅有少数的过剩载流子是通过复合作用而消除，进而减小了关断损耗。而且，在该绝缘栅双极型晶体管中，该N型半导体区和该N型载流子存储层6形成了双空穴阻挡层，在该绝缘栅双极型晶体管导通过程中减小空穴在P型基区7和介质层12底部的积累，进而优化绝缘栅双极型晶体管的EMI特性。在该绝缘栅双极型晶体管中，场截止层3和P型集电极2形成了第一PN结，场截止层3和P型漂移区形成了第二PN结，P型漂移区和N型载流子存储层6形成了第三PN结，在绝缘栅双极型晶体管正向阻断时，电压主要由P型漂移区和场截止层3组成的第二PN结承受，使得场截止层3内中大多数的过剩载流子可以被抽取出去，仅有少数的过剩载流子是通过复合作用而消除，进而减小了关断损耗。[0058] 图8示出了本申请和相关技术的绝缘栅双极型晶体管关断过程中电性能参数的对比示意图，图8的横坐标为时间轴，图8的左边的纵坐标为电流，图8的右边的纵坐标为电压，图8中带有短线的实曲线为相关技术的绝缘栅双极型晶体管关断过程中电压变化示意，图8中另一实曲线为相关技术的绝缘栅双极型晶体管关断过程中电流变化示意，图8中深色虚曲线为本申请的图1至图2中所示的绝缘栅双极型晶体管关断过程中电压变化示意，图8中浅色虚曲线为本申请的图1至图2中所示绝缘栅双极型晶体管关断过程中电流变化示意。更为具体的，参照图8，和相关技术中在关断时其最大电场落在其他位置相比，本申请的P型漂移区和N型半导体区形成超结结构的绝缘栅双极型晶体管关断过程中，在关断时其最大电场落在前述第二PN结处，第二PN结来承担耐压，即在反偏时该处电场最大，在关断时第二PN结处的电场扩展到场截止层3会迅速降低至0，较大的电场会使场截止层3内中大部分的过剩载流子被抽取出去，本申请的P型漂移区和N型半导体区形成超结结构的绝缘栅双极型晶体管在关断过程中，电流下降的更快电压上升的更快，进而减小关断损耗。或者说，参照图8，本申请的P型漂移区优化了IGBT关断过程中的动态电场分布，有效减小了关断时间和关断损耗。同时，本发明仍可以实现较好的电导调制，有利于获得低导通压降，优化了器件导通压降和关断损耗的折中关系。简单地说本发明可以使原本具有低导通压降高关断损耗的IGBT在保证其低导通压降的同时去降低关断损耗。[0059] 可选的，针对P型漂移区和N型半导体区形成超结结构的绝缘栅双极型晶体管中，N型载流子存储层6的掺杂浓度，大于该N型半导体区的掺杂浓度，且该N型载流子存储层6的掺杂浓度为该N型半导体区的掺杂浓度的至少100倍，N型载流子存储层6的掺杂浓度较为合适，相对于空穴来说是一个势垒，可以有效大幅减少绝缘栅双极型晶体管在导通过程中空穴在P型基区7和介质层12底部的积累，进而进一步改善器件的EMI特性。[0060] 例如，针对P型漂移区和N型半导体区形成超结结构的绝缘栅双极型晶体管中，N型载流子存储层6的掺杂浓度大于或等于5e15，该N型半导体区的掺杂浓度为5e13。再例如，针对P型漂移区和N型半导体区形成超结结构的绝缘栅双极型晶体管中，N型载流子存储层6的掺杂浓度，大于该N型半导体区的掺杂浓度，且该N型载流子存储层6的掺杂浓度可以为该N型半导体区的掺杂浓度的100倍、110倍、120倍、130倍、140倍、150倍、103倍、125倍、131倍。[0061] 可选的，参照图1，漂移区4为P型漂移区，半导体区5为N型半导体区，该N型半导体区从第一端开始，延伸至与第二栅13远离该第二端的一侧相切（即延伸至与第二栅13的右侧相切），该半导体区5的设置方式形式多样。[0062] 可选的，参照图2，漂移区4为P型漂移区，半导体区5为N型半导体区，该N型半导体区从第一端开始，延伸至与第二栅13靠近该第二端的一侧相切（即延伸至与第二栅13的左侧相切），该半导体区5的设置方式形式多样。而且，相对于图1所示的绝缘栅双极型晶体管，图2中N型半导体区更大（如拉宽1um左右），所以图2所示的绝缘栅双极型晶体管的优势主要体现在开启过程（由于第二栅13的宽度很。嘉1um左右，其对开启性能的影响较。，对EMI的优化和图2基本一致。[0063] 绝缘栅双极型晶体管的厚度所在的方向即为图1至图4中的上下方向。在与绝缘栅双极型晶体管的厚度所在的方向垂直的方向即为图1至图4中的左右方向。可选的，参照图3、图4，在与绝缘栅双极型晶体管的厚度所在的方向垂直的方向上，绝缘栅双极型晶体管包括：靠近第一栅11的第一端，以及靠近第二栅13的第二端，图3、图4中第一端为绝缘栅双极型晶体管的右端，第二端为绝缘栅双极型晶体管的左端。此处的第一端和第二端相对，图3、图4中，漂移区4为N型漂移区，半导体区5为P型半导体区，该P型半导体区从第二端开始，至少延伸至与第二栅13远离第二端的一侧相切，且至多延伸至与第一栅11靠近第一端的一侧相切，就是，该P型半导体区从绝缘栅双极型晶体管的第二端（左端）开始，至少延伸至与第二栅13远离第二端的一侧相切（即至少延伸至与第二栅13的右侧相切），且至多延伸至与第一栅11靠近第一端的一侧相切（即至多延伸至与第一栅11的右侧相切）。在该绝缘栅双极型晶体管能够减少绝缘栅双极型晶体管在导通过程中空穴在栅氧附近的积累，进而优化器件的EMI特性。[0064] 针对漂移区4为N型漂移区，半导体区5为P型半导体区，图3中，该P型半导体区从第二端开始，延伸至与第一栅11靠近第二端的一侧相切，就是，该P型半导体区从绝缘栅双极型晶体管的第二端（左端）开始，延伸至与第一栅11靠近第二端的一侧相切（即延伸至与第一栅11的左侧相切）。针对漂移区4为N型漂移区，半导体区5为P型半导体区，图4中，该P型半导体区从第二端开始，延伸至与第一栅11靠近第一端的一侧相切，就是，该P型半导体区从绝缘栅双极型晶体管的第二端（左端）开始，延伸至与第一栅11靠近第一端的一侧相切（即延伸至与第一栅11的右侧相切）。[0065] 绝缘栅双极型晶体管的厚度所在的方向即为图1至图4中的上下方向。在与绝缘栅双极型晶体管的厚度所在的方向垂直的方向即为图1至图4中的左右方向。可选的，参照图1至图4，在与绝缘栅双极型晶体管的厚度所在的方向垂直的方向上，绝缘栅双极型晶体管包括：靠近第一栅11的第一端，以及靠近第二栅13的第二端，该第一端和第二端相对，第一端为绝缘栅双极型晶体管的右端，第二端为绝缘栅双极型晶体管的左端。绝缘栅双极型晶体管还包括：P型接触孔8，位于背面金属10的该第一端，且朝向靠近超结结构的方向延伸，延伸进入P型基区7。P型接触孔8利于高浓度P型注入，形成欧姆接触，避免闩锁效应。[0066] 本申请还提供一种绝缘栅双极型晶体管的制备方法，该方法包括如下步骤。[0067] 步骤101，在漂移区中刻蚀出沟槽。[0068] 如图9，先提供漂移区4，该漂移区4可以为P型漂移区（P?Drift），接着参照图10在该漂移区4中刻蚀出沟槽41，为形成超结结构做准备。[0069] 可选的，采用离子刻蚀方式在漂移区4中刻蚀出沟槽41，离子刻蚀精度高。[0070] 步骤102，在沟槽中填充半导体区形成超结结构；所述超结结构包括:相对的第一侧和第二侧；所述第二侧仅为所述漂移区，所述半导体区与所述漂移区一起形成所述第一侧。[0071] 参照图11，在沟槽41中填充半导体区5形成超结结构，由于此处的漂移区4可以为P型漂移区，所以此处的半导体区5即为N型半导体区（N?Pillar）。图11中超结结构的第二侧为下侧，第一侧为其上侧，第二侧仅为漂移区4，半导体区5与漂移区4一起形成第一侧。[0072] 步骤103，在所述超结结构的第一侧依次形成N型载流子存储层和P型基区。[0073] 参照图12，在超结结构的第一侧依次形成N型载流子存储层6（CSL）和P型基区7（P?Base）。可以采用外延的方式形成N型载流子存储层6和P型基区7，外延方式能够保证各层之间有着良好的晶体质量，且可以精确控制外延层厚度及掺杂的均匀性。或者，也可以采用离子注入来形成N型载流子存储层6和P型基区7。[0074] 步骤104，在所述P型基区上制备形成N型发射极、第一栅、第二栅、介质层和正面金属；所述第一栅和所述第二栅均从所述介质层中靠近所述超结结构的一侧开始穿透所述P型基区，并延伸至所述超结结构内；所述第二栅与所述正面金属连接；所述N型发射极位于所述介质层中靠近所述超结结构的一侧并延伸至所述P型基区内，且所述N型发射极位于所述第一栅远离所述第二栅的一侧。[0075] 参照图13，在P型基区7上淀积一层一定厚度的氧化层14。氧化层14的厚度可以为5000A（埃）左右。在氧化层14上面刻蚀出沟槽窗口（刻蚀后该处是裸露出的Si），随后进行Si的刻蚀来形成沟槽，沟槽刻蚀完之后，上述一定厚度的氧化层14会被移除。[0076] 参照图13、图14，氧化层的淀积后，进行正面的N型发射极（Emitter）N+的注入和推结，然后进行P型接触孔8（Contact）的刻蚀和注入推结，用于在P型基区7区形成P+，可采用淀积Ti/TiN（钛和/或氮化钛）和回刻来减小金属和芯片接触电阻及增大机械连接效果。紧接着在正面进行金属和介质层12的淀积；考虑到在封装过程中会对正面金属进行打线键合，因此要考虑正面金属和介质层12的版图布局。[0077] 步骤105，在所述超结结构的第二侧依次形成场截止层、P型集电极和背面金属。[0078] 参照图15，翻转晶圆，根据设计需求对漂移区4（如P?Drift）进行适当减。婧蠼懈吣躈型注入来制备场截止层3（FieldStop）。采用P型离子注入用于制备P型集电极2（P+Collector），随后采用激光退火的方式对背面注入进行激活，在进行最终的背面金属1制备时，要考虑金属的种类、厚度、工艺条件以及制备顺序等，制备得到如图1至4中所示的绝缘栅双极型晶体管。[0079] 需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。[0080] 本申请还提供了一种用电器，该用电器包括任一前述的绝缘栅双极型晶体管，该用电器的类型不作具体限定，例如，该用电器可以是空调、机械臂等。该用电器和前述的绝缘栅双极型晶体管的制备方法与任一前述的绝缘栅双极型晶体管具有相同或相似的有益效果，为了避免重复，此处不再赘述。[0081] 本领域技术人员在考虑说明书及实践这里公开的申请后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。[0082] 应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

专利地区：广东

专利申请日期：2024-08-30

专利公开日期：2024-11-29

专利公告号：CN118738105B