开云优惠体育网页版入口

专利名称：用于Micro-LED的外延片及其制备方法、Micro-LED

专利类型：发明专利

专利申请号：CN202411267783.X

专利申请（专利权）人：江西兆驰半导体有限公司
权利人地址：江西省南昌市南昌高新技术产业开发区天祥北大道1717号

专利发明（设计）人：舒俊,程龙,高虹,郑文杰,张彩霞,刘春杨,胡加辉,金从龙

专利摘要：本发明公开了一种用于Micro?LED的外延片及其制备方法、Micro?LED，涉及半导体光电器件领域。其中，外延片依次包括衬底、缓冲层、N型GaN层、有源层和P型GaN层；有源层依次包括第一多量子阱层、第二多量子阱层、第一空穴注入增强层、第二空穴注入增强层和第三多量子阱层；第一多量子阱层包括交替层叠的InxGa1?xN层和第一GaN层，第二多量子阱层包括交替层叠的InyGa1?yN层和第二GaN层，第一空穴注入增强层包括交替层叠的InαGa1?αN层和AlγInβGa1?γ?βN层，第二空穴注入增强层包括交替层叠的InδGa1?δN层和第三GaN层，第三多量子阱层包括交替层叠的InzGa1?zN层和第四GaN层；0.3≥y＞x＞z≥0.1，z＞δ≥α≥β≥0.01。实施本发明，可提升Micro?LED的光效。

主权利要求：
1.一种用于Micro?LED的外延片，其特征在于，包括衬底，依次层叠于所述衬底上的缓冲层、N型GaN层、有源层和P型GaN层；
其中，所述有源层包括依次层叠于所述N型GaN层上的第一多量子阱层、第二多量子阱层、第一空穴注入增强层、第二空穴注入增强层和第三多量子阱层；
所述第一多量子阱层包括交替层叠的InxGa1?xN层和第一GaN层，所述第二多量子阱层包括交替层叠的InyGa1?yN层和第二GaN层，所述第一空穴注入增强层包括交替层叠的InαGa1?αN层和AlγInβGa1?γ?βN层，所述第二空穴注入增强层包括交替层叠的InδGa1?δN层和第三GaN层，所述第三多量子阱层包括交替层叠的InzGa1?zN层和第四GaN层；
其中，0.3≥y＞x＞z≥0.1，z＞δ≥α≥β≥0.01。
2.如权利要求1所述的用于Micro?LED的外延片，其特征在于，所述第一多量子阱层的周期数为2~6，x的取值范围为0.12~0.21，所述InxGa1?xN层的厚度为2.1nm~4.2nm，所述第一GaN层的厚度为8nm 16nm；和/或~
所述第二多量子阱层的周期数为3~8，y的取值范围为0.22~0.28，所述InyGa1?yN层的厚度为2.5nm 4.8nm，所述第二GaN层的厚度为7nm 13.8nm；和/或~ ~
所述第三多量子阱层的周期数为1~3，z的取值范围0.12~0.21，所述InzGa1?zN层的厚度为2.1nm 4.2nm，所述第四GaN层的厚度为6nm 12.6nm。
~ ~
3.如权利要求1所述的用于Micro?LED的外延片，其特征在于，所述第一空穴注入增强层的周期数为2~5，α的取值范围为0.01~0.08，所述InαGa1?αN层的厚度为0.5nm~2.5nm；γ的取值范围为0.03~0.3，β的取值范围为0.01~0.08，所述AlγInβGa1?γ?βN层的厚度为0.8nm~
3nm；和/或
所述第二空穴注入增强层的周期数为2~10，δ的取值范围为0.02~0.1，所述InδGa1?δN层的厚度为0.5nm 2.5nm，所述第三GaN层的厚度为0.8nm 3nm。
~ ~
4.如权利要求1 3任一项所述的用于Micro?LED的外延片，其特征在于，所述第一GaN~
17 ?3 18 ?3
层中掺杂有Si，其掺杂浓度为1.8×10 cm 7.6×10 cm ；和/或~ 17 ?3 17 ?3
所述第二GaN层中掺杂有Si，其掺杂浓度为1.2×10 cm 7.5×10 cm ；和/或~
所述第四GaN层为非故意掺杂GaN层；和/或
所述InxGa1?xN层、所述InyGa1?yN层均为非故意掺杂结构；和/或
18 ?3 19 ?3
所述InzGa1?zN层掺杂有Mg，其掺杂浓度为5×10 cm ~7.6×10 cm 。
5.如权利要求1 3任一项所述的用于Micro?LED的外延片，其特征在于，所述第一GaN~层的厚度大于所述第二GaN层的厚度，所述第二GaN层的厚度大于所述第四GaN层的厚度。
6.如权利要求1~3任一项所述的用于Micro?LED的外延片，其特征在于，所述InδGa1?δN层
18 ?3 19 ?3
中掺杂有Mg，其掺杂浓度为3.6×10 cm 5.2×10 cm ，所述第三GaN层为非故意掺杂GaN~层；和/或
所述InαGa1?αN层和AlγInβGa1?γ?βN层均为非故意掺杂结构。
7.一种用于Micro?LED的外延片的制备方法，用于制备如权利要求1 6任一项所述的用~于Micro?LED的外延片，其特征在于，包括：
提供衬底，在所述衬底上依次生长缓冲层、N型GaN层、有源层和P型GaN层；
其中，所述有源层包括依次层叠于所述N型GaN层上的第一多量子阱层、第二多量子阱层、第一空穴注入增强层、第二空穴注入增强层和第三多量子阱层；
所述第一多量子阱层包括交替层叠的InxGa1?xN层和第一GaN层，所述第二多量子阱层包括交替层叠的InyGa1?yN层和第二GaN层，所述第一空穴注入增强层包括交替层叠的InαGa1?αN层和AlγInβGa1?γ?βN层，所述第二空穴注入增强层包括交替层叠的InδGa1?δN层和第三GaN层，所述第三多量子阱层包括交替层叠的InzGa1?zN层和第四GaN层；
其中，0.3≥y＞x＞z≥0.1，z＞δ≥α≥β≥0.01。
8.如权利要求7所述的用于Micro?LED的外延片的制备方法，其特征在于，所述InxGa1?xN层的生长温度为750℃~900℃，生长压力为50torr~300torr；和/或所述第一GaN层的生长温度为830℃ 920℃，生长压力为50torr 300torr；和/或~ ~
所述InyGa1?yN层的生长温度为706℃~890℃，生长压力为50torr~300torr；和/或所述第二GaN层的生长温度为830℃ 920℃，生长压力为50torr 300torr；和/或~ ~
所述InαGa1?αN层的生长温度为780℃~890℃，生长压力为50torr~300torr；和/或所述AlγInβGa1?γ?βN层的生长温度为780℃~890℃，生长压力为50torr~300torr；和/或所述InδGa1?δN层的生长温度为780℃~890℃，生长压力为50torr~300torr；和/或所述第三GaN层的生长温度为780℃ 890℃，生长压力为50torr 300torr；和/或~ ~
所述InzGa1?zN层的生长温度为750℃~900℃，生长压力为50torr~300torr；和/或所述第四GaN层的生长温度为830℃ 920℃，生长压力为50torr 300torr。
~ ~
9.如权利要求7所述的用于Micro?LED的外延片的制备方法，其特征在于，所述InzGa1?zN层的生长温度大于所述InxGa1?xN层的生长温度，所述InxGa1?xN层的生长温度大于所述InyGa1?yN层的生长温度。
10.一种Micro?LED，其特征在于，包括如权利要求1 6任一项所述的用于Micro?LED的~外延片。 说明书 : 用于Micro?LED的外延片及其制备方法、Micro?LED技术领域[0001] 本发明涉及半导体光电器件领域，尤其涉及一种用于Micro?LED的外延片及其制备方法、Micro?LED。背景技术[0002] 随着新兴的可穿戴和便携技术的蓬勃发展，微米级尺寸的LED芯片（Micro?LED）由于其在显示、可见光通信和生物医学等领域的应用前景，获得了科研机构和企业的巨大关注与研究。而且，MicroLED显示具有纳秒（ns）级别高速响应性能，无机材料的稳定特性，高光效，高可靠性，高色纯度和对比度，可透明等优异的性能，这些特性的综合是液晶显示（LCD）和有机LED（OLED）所无法达到的。[0003] 虽然Micro?LED具有诸多优异的特性，但也面临着制造技术和材料器件物理等方面的挑战。如仍并未完全解决随芯片尺寸减。骷峰值EQE下降和对应的电流密度增大的问题，工作电流密度处于0.01 0.5A/cm?区间的Micro?LED效率仍明显不足。而事实上，即使~是通用照明和背光显示应用的常规尺寸芯片，处于此电流密度下的效率也相对较低，原因2 2为常规尺寸芯片为了兼顾效率和成本因素，其工作电流密度为20A/cm至40A/cm 之间，相应的外延结构设计和材料生长的目标为提升大电流密度下的效率，其峰值EQE通常处于1 4A/~cm?电流密度区间，而没有关注低电流密度下的器件效率。不同电流密度下，LED器件的发光机理的主导原因存在差异，相应外延层结构也应有所变化。例如，在MicroLED工作区间的0.01 0.5A/cm?小电流密度下，量子阱中载流子浓度相对较低，俄歇复合占比少，相应量子~阱复合体积可以降低，也即可减少量子阱个数，减少缺陷数量，可获提升低电流密度下器件的EQE。因此，针对Micro?LED低电流密度工作条件下的LED外延层结构进行深入的机理研究、设计和生长，是研发低工作电流密度驱动下高光效Micro?LED器件的一项必要关键技术。发明内容[0004] 本发明所要解决的技术问题在于，提供一种用于Micro?LED的外延片及其制备方法，其在低电流密度下的光效较高。[0005] 本发明还要解决的技术问题在于，提供一种Micro?LED，其在低电流密度下光效高。[0006] 为了解决上述问题，本发明公开了一种用于Micro?LED的外延片，其包括衬底，依次层叠于所述衬底上的缓冲层、N型GaN层、有源层和P型GaN层；[0007] 其中，所述有源层包括依次层叠于所述N型GaN层上的第一多量子阱层、第二多量子阱层、第一空穴注入增强层、第二空穴注入增强层和第三多量子阱层；[0008] 所述第一多量子阱层包括交替层叠的InxGa1?xN层和第一GaN层，所述第二多量子阱层包括交替层叠的InyGa1?yN层和第二GaN层，所述第一空穴注入增强层包括交替层叠的InαGa1?αN层和AlγInβGa1?γ?βN层，所述第二空穴注入增强层包括交替层叠的InδGa1?δN层和第三GaN层，所述第三多量子阱层包括交替层叠的InzGa1?zN层和第四GaN层；[0009] 其中，0.3≥y＞x＞z≥0.1，z＞δ≥α≥β≥0.01。[0010] 作为上述技术方案的改进，所述第一多量子阱层的周期数为2 6，x的取值范围为~0.12~0.21，所述InxGa1?xN层的厚度为2.1nm~4.2nm，所述第一GaN层的厚度为8nm~16nm；和/或[0011] 所述第二多量子阱层的周期数为3~8，y的取值范围为0.22~0.28，所述InyGa1?yN层的厚度为2.5nm 4.8nm，所述第二GaN层的厚度为7nm 13.8nm；和/或~ ~[0012] 所述第三多量子阱层的周期数为1~3，z的取值范围0.12~0.21，所述InzGa1?zN层的厚度为2.1nm 4.2nm，所述第四GaN层的厚度为6nm 12.6nm。~ ~[0013] 作为上述技术方案的改进，所述第一空穴注入增强层的周期数为2 5，α的取值范~围为0.01~0.08，所述InαGa1?αN层的厚度为0.5nm~2.5nm；γ的取值范围为0.03~0.3，β的取值范围为0.01~0.08，所述AlγInβGa1?γ?βN层的厚度为0.8nm~3nm；和/或[0014] 所述第二空穴注入增强层的周期数为2~10，δ的取值范围为0.02~0.1，所述InδGa1?δN层的厚度为0.5nm~2.5nm，所述第三GaN层的厚度为0.8nm~3nm。[0015] 作为上述技术方案的改进，所述第一GaN层中掺杂有Si，其掺杂浓度为1.8×17 ?3 18 ?310 cm 7.6×10 cm ；和/或[0016] ~所述第二GaN层中掺杂有Si，其掺杂浓度为1.2×1017cm?3 7.5×1017cm?3；和/或~[0017] 所述第四GaN层为非故意掺杂GaN层；和/或[0018] 所述InxGa1?xN层、所述InyGa1?yN层均为非故意掺杂结构；和/或[0019] 所述InzGa1?zN层掺杂有Mg，其掺杂浓度为5×1018cm?3~7.6×1019cm?3。[0020] 作为上述技术方案的改进，所述第一GaN层的厚度大于所述第二GaN层的厚度，所述第二GaN层的厚度大于所述第四GaN层的厚度。[0021] 作为上述技术方案的改进，所述InδGa1?δN层中掺杂有Mg，其掺杂浓度为3.6×18 ?3 19 ?310 cm 5.2×10 cm ，所述第三GaN层为非故意掺杂GaN层；和/或~[0022] 所述InαGa1?αN层和AlγInβGa1?γ?βN层均为非故意掺杂结构。[0023] 相应的，本发明还公开了一种用于Micro?LED的外延片的制备方法，用于制备上述的用于Micro?LED的外延片，其包括：[0024] 提供衬底，在所述衬底上依次生长缓冲层、N型GaN层、有源层和P型GaN层；[0025] 其中，所述有源层包括依次层叠于所述N型GaN层上的第一多量子阱层、第二多量子阱层、第一空穴注入增强层、第二空穴注入增强层和第三多量子阱层；[0026] 所述第一多量子阱层包括交替层叠的InxGa1?xN层和第一GaN层，所述第二多量子阱层包括交替层叠的InyGa1?yN层和第二GaN层，所述第一空穴注入增强层包括交替层叠的InαGa1?αN层和AlγInβGa1?γ?βN层，所述第二空穴注入增强层包括交替层叠的InδGa1?δN层和第三GaN层，所述第三多量子阱层包括交替层叠的InzGa1?zN层和第四GaN层；[0027] 其中，0.3≥y＞x＞z≥0.1，z＞δ≥α≥β≥0.01。[0028] 作为上述技术方案的改进，所述InxGa1?xN层的生长温度为750℃~900℃，生长压力为50torr 300torr；和/或~[0029] 所述第一GaN层的生长温度为830℃ 920℃，生长压力为50torr 300torr；和/或~ ~[0030] 所述InyGa1?yN层的生长温度为706℃~890℃，生长压力为50torr~300torr；和/或[0031] 所述第二GaN层的生长温度为830℃ 920℃，生长压力为50torr 300torr；和/或~ ~[0032] 所述InαGa1?αN层的生长温度为780℃~890℃，生长压力为50torr~300torr；和/或[0033] 所述AlγInβGa1?γ?βN层的生长温度为780℃~890℃，生长压力为50torr~300torr；和/或[0034] 所述InδGa1?δN层的生长温度为780℃~890℃，生长压力为50torr~300torr；和/或[0035] 所述第三GaN层的生长温度为780℃ 890℃，生长压力为50torr 300torr；和/或~ ~[0036] 所述InzGa1?zN层的生长温度为750℃~900℃，生长压力为50torr~300torr；和/或[0037] 所述第四GaN层的生长温度为830℃ 920℃，生长压力为50torr 300torr。~ ~[0038] 作为上述技术方案的改进，所述InzGa1?zN层的生长温度大于所述InxGa1?xN层的生长温度，所述InxGa1?xN层的生长温度大于所述InyGa1?yN层的生长温度。[0039] 相应的，本发明还公开了一种Micro?LED，其包括上述的用于Micro?LED的外延片。[0040] 实施本发明，具有如下有益效果：[0041] 1.本发明一实施例中的用于Micro?LED的外延片中，有源层包括依次层叠的第一多量子阱层、第二多量子阱层、第一空穴注入增强层、第二空穴注入增强层和第三多量子阱层；其中，第一多量子阱层包括交替层叠的InxGa1?xN层和第一GaN层，第二多量子阱层包括交替层叠的InyGa1?yN层和第二GaN层，第一空穴注入增强层包括交替层叠的InαGa1?αN层和AlγInβGa1?γ?βN层，第二空穴注入增强层包括交替层叠的InδGa1?δN层和第三GaN层，第三多量子阱层包括交替层叠的InzGa1?zN层和第四GaN层；其中，0.3≥y＞x＞z≥0.1，z＞δ≥α≥β≥0.01。本实施例在有源层中构建了In组分先增加后降低的多量子阱结构，其有效降低了失配应力，提升了有源层的晶格质量，提高了Micro?LED低工作电流密度的光效，也提升了其良率。此外，本实施例的第一空穴注入增强层（InαGa1?αN/AlγInβGa1?γ?βN）、第二空穴注入增强层（InδGa1?δN/GaN）可提升空穴注入效率，避免靠近N型GaN层的有源层因缺少空穴而导致光效下降的问题。综合以上，有效提升了Micro?LED在小电流密度下的光效。[0042] 2.本发明一实施例中的第一GaN层的厚度大于第二GaN层的厚度，第二GaN层的厚度大于第四GaN层的厚度，即势垒层采用了递减的结构，基于该结构设计，可使得空穴更容易注入靠近N型GaN层设置的第一多量子阱层和第二多量子阱层中，进而复合发光，提升光效。[0043] 3.本发明一实施例中InδGa1?δN层、InzGa1?zN层中均掺杂有Mg，其可在小电流密度下提供较多的空穴，提升光效。附图说明[0044] 图1是本发明一实施例中用于Micro?LED的外延片的结构示意图；[0045] 图2是本发明一实施例中用于Micro?LED的外延片的制备方法流程图。具体实施方式[0046] 为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。[0047] 参考图1，本发明的一实施例公开了一种用于Micro?LED的外延片，其包括衬底100、依次层叠于衬底100上的缓冲层200、N型GaN层300、有源层400和P型GaN层500。其中，有源层400包括依次层叠于N型GaN层300上的第一多量子阱层410、第二多量子阱层420、第一空穴注入增强层430、第二空穴注入增强层440和第三多量子阱层450；第一多量子阱层410包括交替层叠的InxGa1?xN层411和第一GaN层412，第二多量子阱层420包括交替层叠的InyGa1?yN层421和第二GaN层422，第一空穴注入增强层430包括交替层叠的InαGa1?αN层431和AlγInβGa1?γ?βN层432，第二空穴注入增强层440包括交替层叠的InδGa1?δN层441和第三GaN层442，第三多量子阱层450包括交替层叠的InzGa1?zN层451和第四GaN层452；0.3≥y＞x＞z≥0.1，z＞δ≥α≥β≥0.01。基于本实施例的有源层400，一者，第一多量子阱层410中InxGa1?xN层411中In组分占比小于第二多量子阱层420中InyGa1?yN层421的占比，第三多量子阱层450中InzGa1?zN层451的In组分占比小于第二多量子阱层420中InyGa1?yN层421的占比，即构建了In组分先增加再减少的多量子阱结构，该结构设计能够有效地减少有源层400中InGaN材料与垒层材料之间的晶格失配应力，提高有源层400的晶体质量，从而提高有源区的辐射复合效率；而且，由于上述In组分占比的相对应关系，使得InzGa1?zN层451与第四GaN层452之间的晶格失配程度小于InxGa1?xN层411与第一GaN层之间的失配程度，小于InyGa1?yN层421与第二GaN层422之间的晶格失配程度，大幅减少了因失配应力而产生的缺陷，显著提升了有源层400的晶体质量，提高了Micro?LED低工作电流密度的光效，也提升了其良率。二者，本实施例引入了第一空穴注入增强层430（InαGa1?αN/AlγInβGa1?γ?βN）、第二空穴注入增强层440（InδGa1?δN/GaN），其可提升空穴注入效率，避免靠近N型GaN层300的有源层400因缺少空穴而导致光效下降的问题。综合以上，本实施例中的外延片有效提升了Micro?LED在小电流密度下的光效。[0048] 其中，第一多量子阱层410的周期数为1 7，若其周期数过少，难以有效降低第二多~量子阱层420中的压应力；若其周期数过多，则会影响发光主波长。优选的，第一多量子阱层410的周期数为2 6。~[0049] 其中，InxGa1?xN层411中In组分的占比（即x）为0.1~0.25，示例性的为0.12、0.15、0.18、0.21或0.24，但不限于此。优选的为0.12~0.21。InxGa1?xN层411的厚度为2nm~5nm，示例性的为2.5nm、3nm、3.5nm、4nm或4.5nm，但不限于此。优选的，InxGa1?xN层411的厚度为2.1nm 4.2nm。~[0050] 其中，第一GaN层412的厚度为5nm 18nm，示例性的为6nm、8nm、11nm、14nm或17nm，~但不限于此。优选的，第一GaN层412的厚度为8nm 16nm。~[0051] 其中，第二多量子阱层420的周期数为3 10，本实施例中第二多量子阱层420属于~核心发光的结构，其周期数相对较大。但由于其量子阱结构（InyGa1?yN层421）中In组分占比较高，与量子垒结构（第二GaN层422）的失配应力较大，会产生较大的压应力，降低光效，故其周期数不可过多。示例性的，第二多量子阱层420的周期数为4、6、8或9，但不限于此。优选的，第二多量子阱层420的周期数为3 8。~[0052] 其中，InyGa1?yN层421中In组分的占比（即y）为0.22~0.32，示例性的为0.25、0.28、0.3或0.31，但不限于此。优选的为0.22~0.28。InyGa1?yN层421的厚度为2nm~5nm，示例性的为2.4nm、2.8nm、3.2nm、3.8nm、4.4nm或4.9nm。优选的为2.5nm 4.8nm，由于其In组分占比较~大，应力积累较高，为了提升其晶体质量，需要其厚度相对较大。[0053] 其中，第二GaN层422的厚度为7nm 15nm，较薄的第二GaN层422可降低对空穴载流~子的阻挡，使得其更容易进入InyGa1?yN层421中复合发光。示例性的，第二GaN层422的厚度为7.5nm、9nm、10.5nm、13nm或14.5nm，但不限于此。优选的为7nm 13.8nm。~[0054] 其中，第一空穴注入增强层430的周期数为2 5，示例性的为3、4或5，但不限于此。~[0055] 其中，InαGa1?αN层431中In组分的占比（即α）为0.01~0.1，示例性的为0.02、0.04、0.06或0.08，但不限于此。优选的为0.01~0.08。InαGa1?αN层431的厚度为0.5nm~4nm，示例性的为0.8nm、1.4nm、2nm、2.6nm、3.2nm或3.8nm，但不限于此。优选的为0.5nm 2.5nm。~[0056] 其中，AlγInβGa1?γ?βN层432中In组分的占比（即β）为0.01~0.1，示例性的为0.02、0.04、0.06或0.08，但不限于此。优选的为0.01~0.08。AlγInβGa1?γ?βN层432的厚度为0.5nm~4nm，示例性的为0.8nm、1.4nm、2nm、2.6nm、3.2nm或3.8nm，但不限于此。优选的为0.8nm~3nm。[0057] 其中，第二空穴注入增强层440的周期数为2 10，示例性的为3、5、7或9，但不限于~此。[0058] 其中，InδGa1?δN层441中In组分的占比（即δ）为0.02~0.15，示例性的为0.03、0.07、0.11或0.14，但不限于此。优选的为0.02~0.1。InδGa1?δN层441的厚度为0.5nm~3nm，示例性的为0.8nm、1.2nm、1.6nm、2nm、2.5nm或2.9nm，但不限于此。优选的为0.5nm 2.5nm。~[0059] 其中，第三GaN层442的厚度为0.5nm 5nm，示例性的为0.8nm、1.4nm、2nm、3nm、4nm~或4.5nm，但不限于此。优选的为0.8nm 3nm。~[0060] 其中，第三多量子阱层450的周期数为1 5，示例性的为2、3、4或5，但不限于此。优~选的为1 3。~[0061] 其中，InzGa1?zN层451中In组分的占比（即z）为0.1~0.25，示例性的为0.11、0.13、0.17、0.19、0.21或0.23，但不限于此。优选的为0.12~0.21。InzGa1?zN层451的厚度为2nm~5nm，示例性的为2.2nm、3nm、4nm或4.5nm，但不限于此。优选的为2.1nm 4.2nm。~[0062] 其中，第四GaN层452的厚度为6nm 15nm，示例性的为7nm、8nm、10nm、11nm、13nm或~14nm，但不限于此。优选的为6nm 12.6nm。~[0063] 其中，衬底100为蓝宝石衬底、硅衬底或SiC衬底，但不限于此。优选的为蓝宝石衬底。[0064] 其中，缓冲层200可为AlN层或AlGaN层，但不限于此。优选的为AlN层。缓冲层200的厚度为30nm 80nm。~[0065] 其中，N型GaN层300为Si掺杂GaN层，其Si掺杂浓度为5×1018cm?3 5×1019cm?3，厚度~为1μm 3μm。~[0066] 其中，P型GaN层500为Mg掺杂GaN层，其Mg掺杂浓度为1×1019cm?3 1×1021cm?3。P型~GaN层500的厚度为150nm 300nm。~[0067] 优选的，在一个实施例之中，第一GaN层412中掺杂有Si，其掺杂浓度为1.8×17 ?3 18 ?310 cm ~7.6×10 cm 。通过该实施例，可提升第一多量子阱层410中InxGa1?xN层411和第一GaN层412的界面质量，降低In组分波动，同时还可一定程度上屏蔽极化电。行嵘庑。具体的，在该实施例之中，InxGa1?xN层411为非掺杂结构，若掺杂Mg，则会影响电子载流子进入有源层400的效率，降低光效；若掺杂Si，则电子与空穴的失配程度过高，也会降低光效。[0068] 优选的，在一个实施例之中，第二GaN层422中掺杂有Si，其掺杂浓度为1.2×17 ?3 17 ?310 cm ~7.5×10 cm ；通过该实施例，可提升第二多量子阱层420中InyGa1?yN层421和第二GaN层422的界面质量，降低In组分波动，同时还可一定程度上屏蔽极化电。行嵘庑。但由于InyGa1?yN层421层中In组分占比较高，故采用较低的掺杂浓度，以防止扩大InyGa1?yN层421和第二GaN层422之间的晶格失配，进而起到降低光效的反作用。具体的，在该实施例之中，InyGa1?yN层421为非掺杂结构，若掺杂Mg，则会影响电子载流子进入有源层400的效率，降低光效；若掺杂Si，则电子与空穴的失配程度过高，也会降低光效。[0069] 优选的，在一个实施例之中，InzGa1?zN层451掺杂有Mg，其掺杂浓度为5×1018cm?3~19 ?37.6×10 cm 。基于该实施例，一者，InzGa1?zN层451可耗尽电子，防止其进入P型GaN层500，形成非辐射复合，降低光效。二者，InzGa1?zN层451本身可提供部分空穴，起到提升光效的作用。基于该实施例时，第四GaN层452为非故意掺杂GaN层，若其掺入Si，则会降低来自P型GaN层500中空穴进入有源层400的概率，降低光效。若其掺杂Mg，则会导致空穴载流子分散过差，降低光效。[0070] 优选的，在一个实施例之中，第一GaN层412的厚度＞第二GaN层422的厚度＞第四GaN层452的厚度。基于该结构时，可使得空穴更容易注入靠近N型GaN层300设置的第一多量子阱层410和第二多量子阱层420中，进而复合发光，提升光效。[0071] 优选的，在一个实施例之中，InδGa1?δN层441中掺杂有Mg，其掺杂浓度为3.6×18 ?3 19 ?310 cm 5.2×10 cm ，通过Mg掺杂，可使得其提供空穴，同时也起到储存空穴的作用。基于~该实施例时，第三GaN层442为非故意掺杂GaN层。InαGa1?αN层431和AlγInβGa1?γ?βN层432均为非故意掺杂结构。[0072] 优选的，在一个实施例之中，外延片还包括非掺杂GaN层600，其设于缓冲层200与N型GaN层300之间，其厚度为1μm 3μm。~[0073] 优选的，在一个实施例之中，外延片还包括P型接触层700，其为P型InGaN层或重掺P型GaN层，优选的为P型InGaN层，其In组分占比为0.05 0.1，其掺杂元素为Mg，掺杂浓度为1~20 ?3 21 ?3×10 cm 1×10 cm ，其厚度为5nm 20nm。~ ~[0074] 相应的，参考图2，本发明还公开了一种用于Micro?LED的外延片的制备方法，用于制备上述的用于Micro?LED的外延片，其包括：[0075] S1：提供衬底；[0076] S2：在衬底上依次生长缓冲层、N型GaN层、多量子阱层和P型GaN层；[0077] 具体的，步骤S2包括：[0078] S21：在衬底上生长缓冲层；[0079] 具体的，在一个实施例之中，可通过PVD或MOCVD生长AlN层，作为缓冲层，但不限于此。[0080] S22：在缓冲层上生长非掺杂GaN层；[0081] 具体的，在一个实施例之中，通过MOCVD生长非掺杂GaN层，其生长温度为1000℃~1200℃，生长压力为100torr 500torr。~[0082] S23：在非掺杂GaN层上生长N型GaN层；[0083] 具体的，在一个实施例之中，通过MOCVD生长N型GaN层，其生长温度为1000℃ 1200~℃，生长压力为100torr 500torr。~[0084] S24：在N型GaN层上生长有源层；[0085] 其中，在一个实施例之中，步骤S24包括：[0086] S241：在N型GaN层上生长第一多量子阱层；[0087] 具体的，在一个实施例之中，通过MOCVD周期性生长InxGa1?xN层和第一GaN层，直至得到第一多量子阱层。[0088] 其中，InxGa1?xN层的生长温度为750℃~900℃，生长压力为50torr~300torr；第一GaN层的生长温度为830℃ 920℃，生长压力为50torr 300torr。~ ~[0089] S242：在第一多量子阱层上生长第二多量子阱层；[0090] 具体的，在一个实施例之中，通过MOCVD周期性生长InyGa1?yN层和第二GaN层，直至得到第二多量子阱层。[0091] 其中，InyGa1?yN层的生长温度为706℃~890℃，生长压力为50torr~300torr；第二GaN层的生长温度为830℃ 920℃，生长压力为50torr 300torr。~ ~[0092] S243：在第二多量子阱层上生长第一空穴注入增强层；[0093] 具体的，在一个实施例之中，通过MOCVD周期性生长InαGa1?αN层和AlγInβGa1?γ?βN层，直至得到第一空穴注入增强层。[0094] 其中，InαGa1?αN层的生长温度为780℃~890℃，生长压力为50torr~300torr；AlγInβGa1?γ?βN层的生长温度为780℃~890℃，生长压力为50torr~300torr。[0095] S244：在第一空穴注入增强层上生长第二空穴注入增强层；[0096] 具体的，在一个实施例之中，通过MOCVD周期性生长InδGa1?δN层和第三GaN层，直至得到第二空穴注入增强层。[0097] 其中，InδGa1?δN层的生长温度为780℃~890℃，生长压力为50torr~300torr；第三GaN层的生长温度为780℃ 890℃，生长压力为50torr 300torr。~ ~[0098] S245：在第二空穴注入增强层上生长第三多量子阱层，得到有源层；[0099] 具体的，在一个实施例之中，通过MOCVD周期性生长InzGa1?zN层和第四GaN层，直至得到第三多量子阱层。[0100] 其中，InzGa1?zN层的生长温度为750℃~900℃，生长压力为50torr~300torr；第四GaN层的生长温度为830℃ 920℃，生长压力为50torr 300torr。~ ~[0101] S25：在有源层上生长P型GaN层；[0102] 具体的，在一个实施例之中，通过MOCVD生长P型GaN层，其生长温度为900℃ 1000~℃，生长压力为100torr 500torr。~[0103] S26：在P型GaN层上生长P型接触层；[0104] 具体的，在一个实施例之中，通过MOCVD生长P型InGaN层，作为P型接触层，其生长温度为800℃ 950℃，生长压力为100torr 500torr。~ ~[0105] 相应的，本发明的一实施例之中还公开了一种Micro?LED，其包括上述的用于Micro?LED的外延片。[0106] 下面以具体实施例对本发明进行进一步说明：[0107] 实施例1[0108] 本实施例提供一种用于Micro?LED的外延片，其包括衬底，依次层叠于衬底上的缓冲层、非掺杂GaN层、N型GaN层、有源层、P型GaN层和P型接触层。[0109] 其中，衬底为蓝宝石衬底，非掺杂GaN层的厚度为2μm。N型GaN层的Si掺杂浓度为818 ?3×10 cm ，厚度为2.5μm。[0110] 其中，有源层包括依次层叠于N型GaN层上的第一多量子阱层、第二多量子阱层、第一空穴注入增强层、第二空穴注入增强层和第三多量子阱层；第一多量子阱层包括交替层叠的InxGa1?xN层和第一GaN层，其周期数为3，InxGa1?xN层（x=0.15）的厚度为3nm，第一GaN层的厚度为10nm。第二多量子阱层包括交替层叠的InyGa1?yN层和第二GaN层，其周期数为6，InyGa1?yN层（y=0.25）的厚度为4nm，第二GaN层的厚度为10nm。第一空穴注入增强层包括交替层叠的InαGa1?αN层和AlγInβGa1?γ?βN层，其周期数为3，InαGa1?αN层（α=0.05）的厚度为1.5nm，AlγInβGa1?γ?βN层（γ=0.15，β=0.05）的厚度为2.5nm。第二空穴注入增强层包括交替层叠的InδGa1?δN层和第三GaN层，其周期数为8，InδGa1?δN层（δ=0.08）。第三多量子阱层包括交替层叠的InzGa1?zN层和第四GaN层，其周期数为2，InzGa1?zN层（z=0.12）的厚度为3nm，第四GaN层的厚度为10nm。[0111] 其中，P型GaN层中Mg掺杂浓度为5×1019cm?3，其厚度为200nm。P型接触层为P型20 ?3InGaN层，其In组分的占比为0.08，Mg掺杂浓度为3×10 cm ，厚度为10nm。[0112] 本实施例中用于Micro?LED的外延片的制备方法如下：[0113] （1）提供衬底；[0114] （2）在衬底上生长缓冲层；[0115] 具体的，通过PVD生长AlN层，作为缓冲层。[0116] （3）在缓冲层上生长非掺杂GaN层；[0117] 具体的，通过MOCVD生长非掺杂GaN层，其生长温度为1080℃，生长压力为300torr。[0118] （4）在非掺杂GaN层上生长N型GaN层；[0119] 具体的，通过MOCVD生长N型GaN层，其生长温度为1100℃，生长压力为300torr。[0120] （5）在N型GaN层上生长第一多量子阱层；[0121] 具体的，通过MOCVD周期性生长InxGa1?xN层和第一GaN层，直至得到第一多量子阱层。其中，InxGa1?xN层的生长温度为810℃，生长压力为200torr；第一GaN层的生长温度为900℃，生长压力为200torr。[0122] （6）在第一多量子阱层上生长第二多量子阱层；[0123] 具体的，通过MOCVD周期性生长InyGa1?yN层和第二GaN层，直至得到第二多量子阱层。其中，InyGa1?yN层的生长温度为720℃，生长压力为200torr；第二GaN层的生长温度为900℃，生长压力为200torr。[0124] （7）在第二多量子阱层上生长第一空穴注入增强层；[0125] 具体的，通过MOCVD周期性生长InαGa1?αN层和AlγInβGa1?γ?βN层，直至得到第一空穴注入增强层。其中，InαGa1?αN层的生长温度为830℃，生长压力为200torr；AlγInβGa1?γ?βN层的生长温度为880℃，生长压力为200torr。[0126] （8）在第一空穴注入增强层上生长第二空穴注入增强层；[0127] 具体的，通过MOCVD周期性生长InδGa1?δN层和第三GaN层，直至得到第二空穴注入增强层。其中，InδGa1?δN层的生长温度为820℃，生长压力为200torr；第三GaN层的生长温度为880℃，生长压力为200torr。[0128] （9）在第二空穴注入增强层上生长第三多量子阱层，得到有源层；[0129] 具体的，通过MOCVD周期性生长InzGa1?zN层和第四GaN层，直至得到第三多量子阱层。其中，InzGa1?zN层的生长温度为815℃，生长压力为200torr；第四GaN层的生长温度为900℃，生长压力为200torr。[0130] （10）在有源层上生长P型GaN层；[0131] 具体的，通过MOCVD生长P型GaN层，其生长温度为950℃，生长压力为300torr。[0132] （11）在P型GaN层上生长P型接触层；[0133] 具体的，通过MOCVD生长P型InGaN层，作为P型接触层，其生长温度为850℃，生长压力为300torr。[0134] 实施例2[0135] 本实施例提供一种用于Micro?LED的外延片，其与实施例1的区别在于：[0136] 第一GaN层中掺杂有Si，其掺杂浓度为3×1018cm?3；第二GaN层中掺杂有Si，其掺杂17 ?3 17 ?3浓度为1.2×10 cm 7.5×10 cm 。~[0137] 其余均与实施例1相同。[0138] 实施例3[0139] 本实施例提供一种用于Micro?LED的外延片，其与实施例2的区别在于：[0140] 第一GaN层的厚度为12nm，第二GaN层的厚度为9nm，第四GaN层的厚度为8nm。[0141] 其余均与实施例2相同。[0142] 实施例4[0143] 本实施例提供一种用于Micro?LED的外延片，其与实施例3的区别在于：[0144] InδGa1?δN层中掺杂有Mg，其掺杂浓度为4.8×1018cm?3，InzGa1?zN层掺杂有Mg，其掺19 ?3杂浓度为3.3×10 cm 。[0145] 其余均与实施例3相同。[0146] 对比例1[0147] 本对比例提供一种用于Micro?LED的外延片，其与实施例1的区别在于：[0148] 有源层仅包括第二多量子阱层，其周期数为10。不包括第一多量子阱层、第一空穴注入增强层、第二空穴注入增强层和第三多量子阱层。相应的，制备方法中也不包括制备第一多量子阱层、第一空穴注入增强层、第二空穴注入增强层和第三多量子阱层的步骤。[0149] 其余均与实施例1相同。[0150] 对比例2[0151] 本对比例提供一种用于Micro?LED的外延片，其与实施例1的区别在于：[0152] 有源层仅包括依次层叠于N型GaN层上的第二多量子阱层、第一空穴注入增强层和第二空穴注入增强层。不包括第一多量子阱层和第三多量子阱层。相应的，制备方法中也不包括制备第一多量子阱层和第三多量子阱层的步骤。[0153] 其余均与实施例1相同。[0154] 对比例3[0155] 本对比例提供一种用于Micro?LED的外延片，其与实施例1的区别在于：[0156] 有源层仅包括依次层叠于N型GaN层上的第一多量子阱层、第二多量子阱层和第三多量子阱层，而不包括第一空穴注入增强层和第二空穴注入增强层。相应的，制备方法中也不包括制备第一空穴注入增强层和第二空穴注入增强层的步骤。[0157] 其余均与实施例1相同。[0158] 将实施例1 实施例4，对比例1 对比例3的外延片制成Micro?LED，在电流密度为~ ~0.2A/cm?的条件下分别测试其发光亮度。以对比例1的数据为基准，计算发光亮度提升率，具体结果如下表所示：[0159][0160] 由表中可以看出，当采用本发明实施例中的有源层之后，可有效提升Micro?LED在低电流密度下的发光亮度。[0161] 以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

专利地区：江西

专利申请日期：2024-09-11

专利公开日期：2024-11-22

专利公告号：CN118782700B